本論文使用英特爾(Intel)處理器主機板進行高畫質影音傳輸介面(HDMI)的研究與探討，由於桌上型電腦可能使用過長的HDMI連接線這將會導致HDMI訊號的衰減。因此在桌上型電腦上增加電壓位準移位晶片(Level shifter)來補償損耗，然而訊號功率的增強將會導致電磁相容性(EMC)的問題。
   在本論文中，我們研究了印刷電路板(PCB)的傳輸線設計和阻抗匹配及EMC抑制電路的技術，選擇以表面貼裝(SMD)連接器取代雙列直插封裝(DIP)連接器型式來達到改善阻抗匹配的問題。在信號完整性與EMC問題的實驗是通過使用眼圖分析儀和電磁輻射功率量測儀於電波無響室內進行量測分析，實驗結果顯示眼圖與電磁干擾可以達到國際標準的要求。

The research for high definition multimedia interface (HDMI) on the Intel processor motherboard is investigated. Long HDMI cables for the use on the desktop computers attenuate the HDMI signal. As a result, the level shifter to compensate the loss increases the designed voltage level for the desktop computer. However, the increase of the signal power causes the electromagnetic compatibility (EMC) problem. In this thesis, we have investigated the techniques, such as printed circuit board (PCB) transmission line design, impedance matching and the EMC suppression circuit to mitigate the problem. The connector of the surface mount device (SMD) type instead of dual in-line package (DIP) type is chosen to improve the impedance matching problem. The experiments for the signal integrity and EMC problems are conducted by using eye diagram analyzer and electromagnetic radiation power meter in the shielded anechoic chamber. It is shown that the electromagnetic interference and eye diagram can meet the international standard requirement.

目錄
第一章  概論	- 1 -
1.1 研究動機與目的	- 1 -
1.2 研究貢獻	- 1 -
1.3 問題陳述	- 2 -
1.4 章節概述	- 4 -
第二章  EMC佈線設計與法規介紹	- 5 -
2.1 訊號完整性簡介	- 5 -
2.2 PCB多層板堆疊及阻抗設計	- 8 -
2.3佈線策略及元件放置	- 10 -
2.3.1走線彎折角度	- 11 -
2.3.2 三倍線寬『3-W』法則	- 12 -
2.4 PCB訊號線貫孔(Via)介紹	- 14 -
2.5映像平面	- 18 -
2.6 元件擺放	- 21 -
2.7 接地與迴返電流	- 22 -
2.8 反射與振鈴	- 25 -
2.9 HDMI規格簡介	- 27 -
2.10 電磁輻射防治法規簡介	- 30 -
第三章  研究方法	- 33 -
3.1 研究架構	- 33 -
3.2眼圖量測介紹	- 35 -
3.3時域反射量測	- 39 -
3.4電磁輻射量測	- 41 -
3.5並聯電阻的使用	- 44 -
3.6 HDMI連接器	- 45 -
第四章  量測數據與分析	- 48 -
4.1 HDMI原始線路狀態測試數據	- 48 -
4.2 方案一 : HDMI訊號傳輸線上增加並聯電阻	- 51 -
4.3 方案二 : HDMI連接埠改為SMD型式	- 53 -
4.4 方案三 : 於二方案中訊號傳輸線增加並聯電阻	- 59 -
4.5 量測結果分析	- 62 -
第五章  結論	- 64 -
參考文獻	- 66 -
圖目錄
圖1.1、HDMI訊號佈線方式	- 3 -
圖1.2、HDMI電磁輻射量測超過法規限制值	- 3 -
圖2.1、理想及實際的訊號波形	- 5 -
圖2.2、多層電路板之電磁干擾示意圖	- 6 -
圖2.3、傳輸線的阻抗不匹配	- 7 -
圖2.4、由於傳輸線阻抗不匹配所造成訊號的振鈴現象	- 7 -
圖2.5、彎角造成的電容效應以及線寬改變的阻抗變化	- 11 -
圖2.6、佈線設計減少阻抗變化	- 12 -
圖2.7、三倍線寬3-W法則	- 13 -
圖2.8、符合3W設計原則減少訊號間雜訊耦合	- 14 -
圖2.9、貫孔效應的寄生電容與寄生電感	- 15 -
圖2.10、PCB貫孔分類	- 16 -
圖2.11、HDMI訊號Top層佈線	- 18 -
圖2.12、不完整的映像層對訊號回流路徑的影響	- 19 -
圖2.13、完整的映像平面層	- 20 -
圖2.14、去耦合電容提供回流路徑示意圖	- 21 -
圖2.15、元件擺放位置縮短傳輸線距離	- 22 -
圖2.16、電磁波的波長與頻率的關係	- 23 -
圖2.17、PCB板邊接地貫孔	- 24 -
圖2.18、晶片下方的地平面增加接地貫孔	- 25 -
圖2.19、反射係數與50歐姆、開路、短路端接結果比較圖	- 26 -
圖2.20、傳輸線線寬改變造成阻抗的變化	- 27 -
圖2.21、HDMI Type A	- 29 -
圖2.22 電磁輻射干擾量測環境示意圖	- 32 -
圖3.1研究流程圖	- 34 -
圖3.2、眼圖量測架設方式	- 35 -
圖3.3、眼圖量測標準	- 36 -
圖3.4、眼圖參數	- 37 -
圖3.5、雜訊和抖動	- 38 -
圖3.6、眼圖的眼高和眼寬	- 39 -
圖3.7、時域反射量測架設方式	- 40 -
圖3.8、差分線測試探棒	- 40 -
圖3.9、時域反射發生阻抗變化	- 41 -
圖3.10、電波暗室量測控制儀器	- 42 -
圖3.11、輻射雜訊取樣狀態	- 42 -
圖3.12、天線呈垂直極性接收輻射	- 43 -
圖3.13、天線呈水平極性接收輻射	- 44 -
圖3.14、並聯電阻之使用	- 45 -
圖3.15、貫孔(Via)效應	- 46 -
圖3.16 HDMI DIP連接器	- 47 -
圖3.17 HDMI SMD 連接器	- 47 -
圖4.1、HDMI原始狀態線路	- 48 -
圖4.2、原始線路設計狀態眼圖量測D0數據	- 49 -
圖4.3、原始線路設計狀態眼圖量測D1數據	- 49 -
圖4.4、原始線路設計狀態眼圖量測D2數據	- 50 -
圖4.5、原始線路設計狀態電磁輻射量測數據	- 50 -
圖4.6、HDMI原始線路焊接並聯電阻220歐姆	- 51 -
圖4.7、原始線路設計狀態電磁輻射量測數據	- 52 -
圖4.8、HDMI焊接並聯電阻眼圖量測D0數據	- 52 -
圖4.9、HDMI焊接並聯電阻眼圖量測D1數據	- 53 -
圖4.10、HDMI焊接並聯電阻眼圖量測D2數據	- 53 -
圖4.11、HDMI連接埠SMD型式	- 54 -
圖4.12、主機板上DIP與SMD D0時域反射數據比較	- 55 -
圖4.13、主機板上DIP與SMD D1時域反射數據比較	- 55 -
圖4.14、主機板上DIP與SMD D2時域反射數據比較	- 56 -
圖4.15、主機板上DIP與SMD CLK時域反射數據比較…………...- 56 -
圖4.16、HDMI連接埠SMD型式眼圖量測D0數據	- 57 -
圖4.17、HDMI連接埠SMD型式眼圖量測D1數據	- 57 -
圖4.18、HDMI連接埠SMD型式眼圖量測D2數據	- 58 -
圖4.19、HDMI連接埠SMD型式電磁輻射量測數據	- 58 -
圖4.20、HDMI連接埠SMD型式及焊接並聯電阻220歐姆	- 59 -
圖4.22、SMD型式與增加並聯電阻的眼圖量測D0數據	- 60 -
圖4.23、SMD型式與增加並聯電阻的眼圖量測D1數據	- 61 -
圖4.24、SMD型式與增加並聯電阻的眼圖量測D2數據	- 61 -
表目錄
表2.1、內外層阻抗設計表	- 9 -
表2.2、分別為PCB板層數為4、6、8層板常用疊構方式	- 10 -
表2.3、不同頻率對應之1/20波長	- 23 -
表2.4、HDMI 所有類型的接頭	- 28 -
表2.5、HDMI Type A腳位定義圖	- 29 -
表2.7、解析度之工作頻率	- 30 -
表2.8、資訊類產品使用環境差異的法規規範	- 31 -
表2.9、3m與10m量測場地法規要求限制值	- 31 -
表4.1、電磁輻射量測數據	- 62 -
表4.2、眼圖量測數據	- 62 -
表4.3、時域反射量測數據	- 63 -
表4.4、量測數據比較	- 63 -

[1] Song Zheng, “The application of multi-stage EMI filter design method in planar EMI filter, ” Electromagnetic Compatibility (APEMC), 2015 Asia-Pacific Symposium on, Taipei,May.26-29, 2015,pp.140-143.
[2] International Electrotechnical commission, CE官網http://www.iec.ch/emc/explained/
[3] TDR impedance measurements a foundation for signal integrity，TEKTRONIX. INC 
[4] Kordz Pty Ltd ,”HDMI Cable speed for 4K /UltraHD”,Feb 2013
[5] Mark I.Montrose,” PRINTED CIRCUIT BOARD DESIGN TECHNIQUES FOR EMC COMPLIANCE”, June 2000, Wiley-IEEE Press
[6] Mu-Chi Chen,”Level Strength Effect on Eye Diagram and Electromagnetic Interference for High Definition Multimedia Interface Systems”,2015,私立淡江大學碩士論文
[7] Chia-Shuo Pan,”Prediction Technique of Eye-Diagram in High-Speed Interconnections”,2014,私立大同大學碩士論文.
[8] Mark I. Montrose,”Printed Circuit Board Design Techniques for EMC Compliance”,Wiley-IEEE Press, June 2000.
[9] Weng Yew Chang, Richard1; Kye Yak See2; Eng Kee Chua3, “Comprehensive Analysis of the Impact of via Design on High-Speed Signal Integrity”,Electronics Packaging Technology Conference, 2007. EPTC 2007. 9th
[10] Buli Xul ;Yinchao Chenl; Tom McDonoughl;“Impact of Differential Vias on High-Speed Connection Design” Antennas and Propagation Society International Symposium, 2009. APSURSI '09. IEEE
[11] Jaemin Shin;Timothy Michalka,”Comprehensive Design Guidance for PTH Via Stub in Board-level High Speed Differential Interconnects,”
Electronic Components and Technology Conference (ECTC), 2010 Proceedings 60th.
[12] Tzong-Lin Wu, Fellow, IEEE, Frits Buesink, Member, IEEE, and Flavio Canavero, Fellow, IEEE，”Overview of Signal Integrity and EMC Design Technologies on PCB: Fundamentals and Latest Progress”, IEEE Transactions on Electromagnetic Compatibility, VOL. 55, NO. 4, August 2013