針對兩相降壓型轉換器，本論文提出一個新型的方法，以CPLD單晶片控制器結合N通道金氧半場效電晶體的設計，不僅能取代現有主動ORing控制器，只有逆電流保護的基本功能，也新增額外功能，例如過電壓保護、過電流保護與相數控制。其中相數控制是指當兩相降壓型轉換器工作在輕載時，可以藉著CPLD的控制，將兩相工作切換成僅一相工作，進而提升其輕載時的效率，以減少不必要能源浪費。與現有方法比較，CPLD單晶片控制之缺點為成本較昂貴，但其有多項優點，例如由類比演進為數位化控制，在訊號上容易與系統做溝通，另外，由程式的微調可達成電壓及電流保護的控制目的，並能自我診斷控制相數，降低系統功率消耗。本論文以1.2V/35A 42W 的電源模組為對象，對其輸出暫態進行量測與分析，驗證本設計之效益。此設計可運用於高階伺服器，在並聯運轉情形下，能有效提高效率、穩定性和可靠度。

This thesis utilizes CPLD (Complex Programmable Logic Device) to realize a function like the commonly used active ORing controller in order to properly trigger NMOSFET for the functioning of two-phase Buck converters. Unlike the ORing controller, which provides only the basic function to prevent the occurrence of reverse current, the design introduces additional functions like OVP (Over Voltage Protection), OCP (Over Current Protection) and phase control, which means that the paralleled buck converters turn to operate in only one phase in light load situation. This design improves the efficiency and thus reduces the power loss in light load. In comparison with the existing method, the shortcoming is the cost. However, the design presents several advantages. For examples, the control signal has been digital, which make it easier to accommodate with the rest parts of the system. The design provides great flexibility in adjusting the desired performance like protection of the circuits, detection of the phase, and reduction of power loss. This thesis takes the power module of 1.2V/35A 42W as an example. Experiment was conducted, which validates the efficacy of the design. The design is applicable to high-end servers in parallel connection. It improves the efficiency, stability and reliability.

第一章 緒論		1
	1.1 研究背景	1
	1.2 研究動機與目的	3
	1.3 系統設計概念	6
	1.4 論文綱要	7
第二章 介紹各種降壓型轉換器的架構	8
	2.1 前言	8
	2.2傳統降壓型轉換器架構	8
		2.2.1 傳統降壓型轉換器動作原理	9
	2.3準方波降壓型轉換器架構	15
		2.3.1準方波降壓型轉換器動作原理	16
	2.4兩相降壓型轉換器架構	19
		2.4.1兩相降壓型轉換器動作原理	21
第三章 保護功能與相數控制設計與實現	23
	3.1系統架構方塊圖	23
	3.2系統動作流程	24
	3.3硬體架構說明	26
		3.3.1硬體架構-AD620	27
		3.3.2硬體架構-LMV821	30
		3.3.3硬體架構-ADCS7476	31
		3.3.4硬體架構-LM393	33
		3.3.5兩相降壓型轉換器規格與系統設計計算	35
	3.4 CPLD實現設計之介紹	37
		3.4.1前言	37
		3.4.2 硬體描述語言簡介	38
		3.4.3 使用CPLD實現設計	39
第四章 實驗成品與數據結果	43
	4.1成品圖	43
	4.2過電流保護測試	44
	4.3逆電流保護測試	45
	4.4過電壓保護測試	47
	4.5效率	47
	4.6相數控制	49
		4.6.1 實測相數控制的輸出電流	49
		4.6.2 一相、兩相與相數控制之間效率	51
		4.6.3 漣波電壓	53
		4.6.4 動態負載測試	54
第五章 結論與未來研究方向	68
參考文獻	70

圖目錄

圖1.1	ATCA系統平台	2
圖1.2	ATCA的刀鋒式伺服器	3
圖1.3	冗餘電源架構示意圖	4
圖1.4	單模組應用於並聯系統示意圖	7
圖2.1	傳統降壓型轉換器架構	9
圖2.2	開關閉合時降壓型轉換器電路	10
圖2.3	電感器電壓波形	10
圖2.4	電感器電流波形	11
圖2.5	開關打開時降壓型轉換器電路	12
圖2.6	電容器電流波形	14
圖2.7	電容器漣波電壓波形	14
圖2.8	準方波降壓型轉換器架構	15
圖2.9	準方波降壓型轉換器工作波形	16
圖2.10	準方波降壓型轉換器t0~ t1 之電路動作	17
圖2.11	準方波降壓型轉換器t1~ t2 之電路動作	17
圖2.12	準方波降壓型轉換器t2~ t3 之電路動作	18
圖2.13	準方波降壓型轉換器t3~ t4 之電路動作	18
圖2.14	兩相降壓型轉換器架構	20
圖2.15	開關驅動訊號與各相電感電流功率及輸出電流波形	21
圖2.16	兩相降壓型轉換器t0~ t1 之電路動作	22
圖2.17	兩相降壓型轉換器t2~ t3 之電路動作	22
圖3.1	系統架構方塊圖	24
圖3.2	系統動作流程	25
圖3.3	應用線路圖	26
圖3.4	輸出電流與VC電壓之間關係	29
圖3.5	LMV821應用線路圖	31
圖3.6	ADCS7476元件之架構圖	31
圖3.7	LM393應用線路圖	34
圖3.8	並聯兩相降壓型轉換器保護限制區示意圖	37
圖3.9	CPLD硬體架構	42
圖4.1	成品圖	43
圖4.2	過電流(Io=110%)	44
圖4.3	逆電流(Io= - 15%)	46
圖4.4	逆電流(Io= - 7%)	46
圖4.5	過電壓(VS=110%)	48
圖4.6	比較ORing NMOSFET前(VS)與後(VD)效率曲線	48
圖4.7	ORing NMOSFET的功率損失	49
圖4.8	相數控制設定8A輸出電流	50
圖4.9	一相、兩相與相數控制(負載電流閥值為50%)效率波形	51
圖4.10	一相、兩相與相數控制(負載電流閥值為8安培)效率波形	52
圖4.11	相數控制漣波電壓(Io: 0 %)	53
圖4.12 	兩相漣波電壓(Io: 0 %)	54
圖4.13  方形負載形式	55
圖4.14  脈衝負載形式	56
圖4.15  三角負載形式	56
圖4.16  鋸齒負載形式	56
圖4.17  動態負載形式	57
圖4.18  兩相輸出暫態電壓波形(Io: 0 -> 7.5A)	61
圖4.19  相數控制輸出暫態電壓波形(Io: 0 -> 7.5A)	61
圖4.20  兩相輸出暫態電壓波形(Io: 7.5 -> 0A)	62
圖4.21  相數控制輸出暫態電壓波形(Io: 7.5 -> 0A)	62
圖4.22  兩相輸出動態電壓波形(Io: 0 <-> 7.5A)	63
圖4.23  相數控制輸出動態電壓波形(Io: 0 <-> 7.5A)	63
圖4.24  兩相輸出暫態電壓波形(Io: 0 -> 18A)	64
圖4.25  相數控制輸出暫態電壓波形(Io: 0 -> 18A)	64
圖4.26  兩相輸出動態電壓波形(Io: 0 <-> 18A)	65
圖4.27  相數控制輸出動態電壓波形(Io: 0 <-> 18A)	65
圖4.28  兩相輸出暫態電壓波形(Io: 5 -> 23A)	66
圖4.29  相數控制輸出暫態電壓波形(Io: 5 -> 23A)	66
圖4.30  兩相輸出動態電壓波形(Io: 5 <-> 23A)	67
圖4.31  相數控制輸出動態電壓波形(Io: 5 <-> 23A)	67
 
表目錄

表3.1	類比數值Va之二進制及十進位表示法	33
表3.2	兩相降壓型轉換器規格	36
表3.3	規則庫	41
表4.1	比較兩相與相數控制的動態特性	60

[1]	姜林利，電信等級開放式平台產業分析-台灣廠商進入此產業之利基探討，國立中山大學企業管理研究所碩士論文，民95年。
[2]	http://www.gongkong.com/common/details.aspx?c=1&m=4&l=3&Type=paper&CompanyID=D-9CEC-09B252969651&Id=5-875A-5D6A2781CCCC
[3]	http://www.comgk.com/product/5798.html
[4]	R. White, “Using redundant DC power in high availability systems,” Applied Power Electronics Conf. (APEC'06), March 19-23, 2006, pp. 1- 6.
[5]	http://www.sun.com/servers/netra/cp3260/gallery/index.
[6]	Y. Panov and M. Jovanovic, “Design considerations for 12-V/1.5-V, 50-A voltage regulator modules,” IEEE J. Power Electronics, vol. 16, Nov. 2001, pp. 776-783.
[7]	H. Yee and S. Sawahata, “A balanced review of synchronous rectifiers in DC/DC converters,” Applied Power Electronics Conf. (APEC'99), vol. 1, March 14-18, 1999, pp. 582-588.
[8]	Y. Krasnikov, “New solutions to the old problems of buck and boost converters,” 2005 European Conference on Power Electronics and Applications, 2005, pp. 1-10.
[9]	Y. Kubota, K. Nishimura, and K. Kobayashi, “Synchronous rectification circuit using a current transformer,” Telecommunications Energy Conf., Sept. 10-14, 2000, pp. 267-273.
[10]	J. Masahito, C. Po-Yuan, and S. Yu-Min, “Study on the reverse conduction of synchronous rectifiers,” IEEE Region 10 Conf. (TENCON'06), Nov. 14-17, 2006, pp. 1-4. 
[11]	J. Neilson, F. Kub, K. Hobart, K. Brandmier, and M. Ancona, “Double-side IGBT phase leg architecture for reduced recovery current and turn-on loss,” Proceedings of the 14th International Symposium on Power Semiconductor Devices and ICs, June 4-7, 2002, pp. 141-144.
[12]	C. Po-Yuan, M. Jinno, and S. Yu-Min, “Research on the reverse conduction of synchronous rectifiers,” IEEE Trans. Ind. Electron., vol. 55, April 2008, pp. 1570-1575.
[13]	李鴻欽，解決順向式轉流器使用同步整流器所產生之逆向電流之新型式控制設計，淡江大學電機工程研究所碩士論文，民92年。
[14]	謝煜民，同步整流電路的逆流現象之研究，義守大學電機工程研究所碩士論文，民92年。
[15]	吳宗洵，同步整流電路之逆流現象所引起的電磁干擾之研究，義守大學電機工程研究所碩士論文，民95年。
[16]	洪聖倫，雙電源模組並聯之研製，國立台北科技大學電機工程研究所碩士論文，民95年。
[17]	http://www.eettaiwan.com
[18]	王順忠譯，電力電子學，初版，東華書局，民87年。
[19]	Z. wei, P. Wong, X. Peng, F. Lee, and A. Huang, “Investigation of candidate VRM topologies for future microprocessors,” IEEE Trans. Ind. Electron., vol. 15, Nov. 2000, pp. 1172-1182.
[20]	H. Nagaraja, A. Patra, and D. Kastha, “Design and analysis of four-phase synchronous buck converter for VRM applications,” India Annual Conf.( INDICON’04), Dec. 20-22, 2004, pp. 575-580.
[21]	X. Zhou, P. Xu, and F. Lee, “A high power density, high efficiency and fast transient voltage regulator module with a novel current sensing and current sharing technique,” IEEE APEC'99, vol. 1, March 14-18, 1999, pp. 289-294.
[22]	W. Huang, “A new control for multi-phase buck converter with fast transient response,” IEEE APEC'01, vol. 1, March 4-8, 2001, pp. 273- 279.
[23]	陳曉雯，可調式電源轉接器輸出電壓之設計與實現 ，淡江大學電機工程研究所碩士論文，民96年。
[24]	致茂電子，可編程直流電子負載，6300系列操作手冊。