§ 瀏覽學位論文書目資料
  
系統識別號 U0002-2606201416001800
DOI 10.6846/TKU.2014.01073
論文名稱(中文) 可變傳輸速率之超低功耗頻率鍵移發射電路設計
論文名稱(英文) An Ultra-Low Power Multi-Rate FSK Transmitter in 0.18 μm CMOS Process.
第三語言論文名稱
校院名稱 淡江大學
系所名稱(中文) 電機工程學系碩士班
系所名稱(英文) Department of Electrical and Computer Engineering
外國學位學校名稱
外國學位學院名稱
外國學位研究所名稱
學年度 102
學期 2
出版年 103
研究生(中文) 胡毓維
研究生(英文) Yu-Wei Hu
學號 602450024
學位類別 碩士
語言別 繁體中文
第二語言別
口試日期 2014-06-23
論文頁數 60頁
口試委員 指導教授 - 施鴻源(hyshih.tw@gmail.com)
委員 - 郭建男
委員 - 江正雄
委員 - 施鴻源
關鍵字(中) 超低功耗
發射器
頻率鍵移
可變傳輸速率
關鍵字(英) Ultra-low power
multi-rate
frequency-shift keying
transmitter
第三語言關鍵字
學科別分類
中文摘要
隨著生醫電子的快速發展,植入式或穿戴式晶片逐漸被廣泛應用在健康管理以及居家照護等人體無線傳輸生理感測器中,感測器所傳輸的資料包含了各種控制訊號與感測結果資料,因此感測器之傳輸資料速度會隨者所傳輸資料的種類不同而有很大的變化。因此發射器隨著資料型態的改變而調整傳輸速率可大幅使用能源之效益避免能源的浪費。

    由於在此類的晶片電源主要以電池為主,因此電路之生命周期主要受限於電路的功率消耗。由於此類電路的生命周期需求必須長達數年,甚至十年之久,因此如何降低感測器之功率消耗成為設計無線傳輸感測器電路的首要考量。

    目前應用於超低功耗無線傳輸接收發射晶片之調變方式有以下兩種,從最早期的振幅鍵移調變到最近被廣泛使用的頻率鍵移調變兩種調變方式。ASK將資料放在載波頻率之振幅上,藉由訊耗振幅大小來調變成傳輸端之輸出資料。FSK則是將訊號分為兩種頻率,經由發射電路調變產生傳輸端之資料。由於FSK調變有較好的抗干擾能力,所以較為適用於超低功耗接收發射電路中。本論文提出一可變傳輸速率之超低功耗頻率鍵移發射電路架構,傳輸速率可從200 Kb/s調整至10Mb/s ,並且提出了以數位三角積分器來進行控制振盪器之輸出頻率,藉由數位電路進行校正以達到傳輸速率更細部的微調,隨著資料類型的不同調整傳輸速率可大幅降低傳輸每單位資料之能源消耗,提高使用能源之效益。

    我們在TSMC 0.18μm 製程實現一個以人體為傳輸介質應用於穿戴式或植入式生理訊號感測器之超低功耗頻率鍵移發射電路,由於以人體為傳輸介質,因此傳輸路徑損耗會比空氣小許多,大幅降低對發射器前端電路之功率需求。電路中類比電路之電晶體操作在次臨界區,當資料傳輸速度為10 Mb/s時,此時操作電壓為0.7V,電路功耗為700μW,此時電路傳輸每單位資料所需之能源消耗為70 pJ/bit。
英文摘要
An ultra low power (ULP) multi-rate frequency shift keying (FSK) transmitter applied for wireless sensors and biomedical wearable/implantable devices is proposed. And FSK transmitter can provide immunity against of interference more better than on-off keying (OOK) transmitter. Therefore, ULP FSK transmitter should provide stable link quality and extend life time of sensors. In this project, we propose a high data rate, ultra low power and variable data rate transmitter which have data rate of over 10Mbs. The energy consumption per transmitted bit of FSK transmitter can be reduced, which results in a great improvement in energy efficiency. Owing to variable data rate of the FSK transmitter, power consumption and transmission data rate of the FSK transmitter can be trade-off for optimization under different operating conditions.
  An ultra-low power multi-rate FSK transmitter implemented in 0.18 μm CMOS process under a supply voltage of 1V. The measured maximum data rate of 10 Mb/s under power consumption of 700 μW. Therefore, minimum energy consumption of 70 pJ per transmitted bit can be achieved under maximum data rate of 10 Mb/s.
第三語言摘要
論文目次
致謝	I
中文摘要	II
ABSTRACT	III
目錄	IV
圖目錄	VI
表目錄	VII
第一章 緒論	1
1.1 研究背景	1
1.2 研究動機	2
1.3 論文架構	3
第二章 超低功耗發射器電路	4
2.1 發射器電路之類別介紹	4
2.2 頻率鍵移調變發射器之類別與介紹	9
2.3 可變傳輸速率之頻率鍵移調變發射器	13
第三章 超低功耗電路設計	15
3.1 超低功耗類比電路設計	15
3.2 超低功耗數位邏輯電路設計	19

第四章 超低功耗發射調變電路設計	25
4.1 超低功耗之發射調變電路	25
4.1.1 電流操作數位類比轉換器	28
4.1.2 環形振盪器	30
4.1.3 類比式多工器	33
4.2數位校正之電路設計	36
4.2.1 超低功耗數位教正之發射調變電路	35
4.2.2 三角積分調變器	37
4.3電路模擬結果	41
4.3.1 超低功耗之發射調變電路模擬	41
4.3.2 三角積分調變器之電路模擬	45
4.4電路佈局	46
第五章 晶片量測	48
5.1量測方式	48
5.2量測結果	49
第六章 結論與未來展望	56
參考文獻	57
附錄A	59



圖目錄
圖 2.1 OOK發射器電路架構	5
圖 2.2 On-Off Keying(OOK) 高效能收發晶片電路架構	5
圖 2.3低功耗注入式鎖定接收發射電路架構圖	7
圖 2.4發射器調變電路架構圖	7
圖 2.5超低功耗發射器之效能比較圖	9
圖 2.6連續式頻率鍵移的調變方式	10
圖 2.7離散式頻率鍵移的調變方式	10
圖 2.8使用數位校正之連續頻率鍵移發射器	11
圖 3.1電晶體之IDS-VGS特性曲線圖	17
圖 3.2改變電路臨界電壓之電路概念圖	20
圖 3.3以Pseudo-NMOS為主架構之NOR電路	21
圖 3.4基極接至閘極之電路概念圖	22
圖 3.5數位電路輸出為1之概念等效圖	22
圖 3.6數位電路輸出為0之概念等效圖	23
圖 4.1離散式頻率鍵移發射調變電路架構	26
圖 4.2可變傳輸速率之超低功耗頻率鍵移調變電路架構	26
圖 4.3當資料訊號為1時發射器調變示意圖	27
圖 4.4當資料訊號為0時發射器調變示意圖	27
圖 4.5電流單元之電路架構	28
圖 4.6六位元數位類比轉換器之電路架構	29
圖 4.7當DAC之控制訊號為100001時MOS操作情形	29
圖 4.8簡易振盪器之線性模型	30
圖 4.9利用反向器與可變電容之單端環形振盪器	32
圖 4.10差動環形振盪器之電路架構圖	32
圖 4.11雙端差動環形振盪器之單級延遲電路	33
圖 4.12類比式多工器之電路架構	34
圖 4.13當資料訊號為1時多工器之電晶體操作示意圖	34
圖 4.14當資料訊號為0時多工器之電晶體操作示意圖	35
圖 4.15 數位校正之頻率鍵移發射器之電路架構	36
圖 4.16一階三角積分調變器	37
圖 4.17一階至四階三角積分調變器雜訊延展示意圖	38
圖 4.18三階MASH三角積分器之電路架構	40
圖 4.19當資料傳輸速率為5Mb/s時發射電路模擬圖	41
圖 4.20當資料傳輸速率為20Mb/s時發射電路模擬圖	41
圖 4.21發射電路模擬圖(ff, 0度) pre-simulation	42
圖 4.22發射電路模擬圖(ss, 75度) pre-simulation	42
圖 4.23壓控環型振盪器模擬結果	43
圖 4.24環形振盪器之相位雜訊模擬結果	43
圖 4.25產生值為0.5之三位元二進制輸出訊號三角積分器模擬圖	45
圖 4.26產生值為0.75之三位元二進制輸出訊號三角積分器模擬圖	46
圖 4.27 Layout相對位置圖	46
圖 4.28電路佈局圖	47
圖 5.1量測方式示意圖	48
圖 5.2資料傳輸速率100Kb/s時之輸出結果	49
圖 5.3資料傳輸速率為100 Kb/s時之放大輸出結果	49
圖 5.4資料傳輸速率10Mb/s時之輸出結果	50
圖 5.5資料傳輸速率2Mb/s時之輸出結果	50
圖 5.6資料傳輸速率2Mb/s時之頻譜輸出結果	51
圖 5.7資料傳輸速率1Mb/s時之頻譜輸出結果	51
圖 5.8當輸出非連續相位FSK調變訊號之頻譜輸出結果	52
圖 5.9數位類比轉換器之控制訊號對環形振盪器之頻率範圍	52
圖 5.10能源效益與資料傳輸速率統計圖	52
圖 5.11晶片微影圖	53
圖 5.12 PCB照相	54
圖 5.13發射端與接收端接收狀況	55
圖 5.14發射端之資料訊號與接收端接收後之解調訊號	55









表目錄
表 2.1 ASK, FSK文獻比較表	8
表 2.2 FSK文獻比較表	12
表 3.1次臨界區與超臨界區之比較	16
表 4.1電路預計規格表	44
表 4.2 參考文獻規格比較表	44
表 5.1量測結果	54
表 5.2各電路功率消耗結果	54
參考文獻
[1]	Daly, D.C.; Chandrakasan, A.P., "An Energy-Efficient OOK Transceiver for Wireless Sensor Networks," IEEE Journal of Solid-State Circuits, vol.42, no.5, May 2007, pp.1003-1011.
[2]	Joonsung Bae; Long Yan; Hoi-Jun Yoo, "A Low Energy Injection-Locked FSK Transceiver With Frequency-to-Amplitude Conversion for Body Sensor Applications," IEEE Journal of Solid-State Circuits, vol.46, no.4, April 2011, pp.928-937.
[3]	藍國桐,通訊原理與應用,三版,全華書局,臺北市,2011年。
[4]	Chi-Ying Lee; Chih-Cheng Hsieh; Jenn-Chyou Bor, "2.4-GHz 10-Mb/s BFSK Embedded Transmitter With a Stacked-LC DCO for Wireless Testing Systems," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol.21, no.9, Sept. 2013, pp.1727-1737.
[5]	Sarpeshkar, R., Ultra Low Power Bioelectronics Fundamentals, Biomedical Applications, and Bio-Inspired Systems. U.K.: Cambridge Univ. Press, 2010
[6]	Myderrizi, I.; Zeki, A., "Current-Steering Digital-to-Analog Converters: Functional Specifications, Design Basics, and Behavioral Modeling," Antennas and Propagation Magazine, IEEE , vol.52, no.4, Aug. 2010, pp.197-208.
[7]	劉深淵、楊清淵。 鎖相迴路。 Taiwan:滄海書局, 2006。
[8]	Razavi , B., Design of analog CMOS Integrated Circuits. McGraw 2001.
[9]	Otis, B.; Chee, Y. H.; Rabaey, J., "A 400 μW-RX, 1.6mW-TX super-regenerative transceiver for wireless sensor networks," IEEE International Solid-State Circuits Conference (ISSCC’2005), San Francisco, CA , 10-10 Feb, pp.396,606. 
[10]	Joonsung Bae; Namjun Cho; Hoi-Jun Yoo, "A 490uW fully MICS compatible FSK transceiver for implantable devices," Symposium on VLSI Circuits, , Kyoto, Japan 16-18 June 2009, pp.36-37. 
[11]	Cook, B.W.; Berny, A.; Molnar, A.; Lanzisera, S.; Pister, K.S.J., "Low-Power 2.4-GHz Transceiver With Passive RX Front-End and 400-mV Supply," IEEE Journal of  Solid-State Circuits, vol.41, no.12, Dec. 2006, pp.2757-2766.
論文全文使用權限
校內
校內紙本論文立即公開
同意電子論文全文授權校園內公開
校內電子論文立即公開
校外
同意授權
校外電子論文立即公開

如有問題,歡迎洽詢!
圖書館數位資訊組 (02)2621-5656 轉 2487 或 來信