在本論文中，我們研究超低功率與超低工作電流無線傳輸系統之模擬設計，使用200KHz之sample time，超低頻之40KHz載波，輸出信號為一2.5us之脈波信號，最後利用這脈波信號當成載波來傳送資訊，因此會非常的節省功率的消秏，最後以Verilog硬體描述語言撰寫一超低功率無線傳輸系統，使用ModelSim模擬軟體驗證，最後將實現於FPGA發展平台上。
最後的干擾模擬結果，可以發現在35kHz以下與50kHz以上之干擾，均能被此系統濾除。

In this thesis, we study the simulation design of a wireless transmission system with ultra low power and ultra low operating current. We generate an output pulse signal with a pulse width of 2.5 us through the utilization of 200 KHz timing pulses and data transmitting at ultra low rate 40 KHz. This pulse signal is then employed as a carrier signal to convey information so as to extremely save the system power consumption. We finally utilize Verilog hardware description (HDL) language to design a wireless transmission system with ultra low power consumption, and exploit ModelSim software language to verify the design and finally the system hardware is realized on the FPGA developed platform.

第一章	緒論 ………………………………………...1
1.1 研究動機與目的……………….…………………..…1
1.2研究方法……..………………….………………….…2
1.3各章節提要……………………………………………2

第二章	系統概述 …………………………………...3
2.1	傳送器……….……………….……………….………4
2.2	接收器……….……………….……………….………5
第三章	系統規格與設計 ……………..…………….8
3.1類比電路設計規格………………………………..….8
3.2系統工作流程圖說明 ….......………………………..8
第四章	系統設計與模擬 ……………..……………14
4.1 系統雜訊模擬設計….......………………………..….14
4.2 雜訊模擬…………….......………………………..….20
4.3 T counter之模擬…............………………………..….22
第五章	結論與來展望 …………………………….19
5.1 結論…………………………………………………..19
5.2 未來展望……………………………………………...19
5.3 系統之可程式化模擬………………………………...23


參考目錄…………………………………………………………….20
主要著作目錄………………………………………………………21
個人簡歷與經歷…………………………………………………...23
 
圖目錄

圖2.1		傳收器方塊圖…………………………………………3
圖2.2		傳送器…………………………………………………4
圖2.3		傳送器…………………………………………………6
圖3.1     系統工作流程圖………………………………………8
圖3.2     接收器方塊圖………………………………………...9
圖3.3     基本封包格式………………………………………...9
圖3.4     第一種封包格式……………………………………..10
圖3.5     第二種封包格式…………………………………..…11
圖3.6     第三種封包格式……………………………………..11
圖3.7     第四種封包格式……………………………………..12
圖4.1     第一種封包格式模擬……………………………… .13
圖4.2     第二種封包格式模擬……………………………… .14
圖4.3     第三種封包格式模擬……………………………… .15
圖4.4     第四種封包格式模擬……………………………… .15
圖4.5     Galaxy生產之Pathfinder……………………………16
圖4.6     Pathfinder和Modelsim之Co-Emulation…………..17
圖4.7     第一種封包格式模擬for pathfinder………………..18
圖4.8     第二種封包格式模擬for pathfinder………………..18
圖4.9     第三種封包格式模擬for pathfinder………………..19
圖4.10    第四種封包格式模擬for pathfinder……………..…19
圖4.11    輸入信號為100kHz之模擬結果…………………….20
圖4.12    輸入信號為5kHz之模擬結果……………………….20
圖4.13    輸入信號為35kHz之模擬結果………………….…..21
圖4.14    輸入信號為37kHz之模擬結果……………….……..21
圖4.15    輸入信號為39kHz之模擬結果……………….……..21
圖4.16    輸入信號為41kHz之模擬結果………………….…..21
圖4.17    輸入信號為45kHz之模擬結果……………………...22
圖4.18    輸入信號為50kHz之模擬結果……………………...22
圖4.19    T counter為2.5us*30之模擬………………………..23
圖4.20    T counter為2.5us*20之模擬………………………..23
圖4.21    T counter為2.5us*15之模擬………………………..23
圖4.22    T counter為2.5us*10之模擬………………………..23
圖5.1     第一種封包格式之可程式化參數模擬……………...25

[1]	Stenumgaard, P.F., “A simple impulsiveness correction factor for control of electromagnetic interference in dynamic wireless applications”, communications letters, Vol.10, pp. 147-149, 2006

[2]	Yamanaka, M. Sampei, S. Morinaga, N., “Interference suppression with adaptive multipath control technique for broadband private wireless access systems”, Electronics letters, Vol. 42, pp. 864-866 2006

[3]	St. Jean, C.A. Jabbari, B., “On Wireless Game-Theoretic Power Control with Successive Interference Cancellation”, vehicular technology conference, pp.1-5, Sept. 2006

[4]	Leung, K.K. , “Power control by interference prediction for broadband wireless packet networks”, wireless communications, IEEE transactions on, Vol. 1, pp. 256-265, April 2002

[5]	Bartlett, V.A., Grass, E., “Exploiting data-dependencies in ultra low-power DSP circuits “, IEE seminar on, pp. 1-6, Jan. 2001

[6]	Arslan, T., Ozdemir, E., Bright, M.S., Horrocks, D.H., “Genetic synthesis techniques for low-power digital signal processing circuits”, IEE seminar on, pp. 1-5, Feb. 1996