在本篇論文中，我們將探討根據系統規範之高斯頻率鍵移(Gaussian Frequency Shift Keying, GFSK)傳收機系統，利用 “Simulink”模擬軟體建構出GFSK傳收機系統，並設計出符合系統所使用之數位濾波器規格，並藉由模擬結果找出最佳化設計再將數位濾波器於硬體上實現。
    論文中，主要在針對GFSK收發機之基頻數位濾波器模擬與設計。首先，對於發射機內的高斯有限脈衝響應(Gaussian Finite Impulse Response, Gaussian FIR)濾波器部分，我們可參照GFSK系統規格的制定，將高斯FIR濾波器之BT設為0.5，並依循此設定找出適當的3-dB頻寬做為高斯FIR濾波器之設計規格。接著在接收機部份，我們設計了兩種濾波器，首先是針對在通道部份的數位帶通濾波器，並採用FIR濾波器，且依規格設計出適用於各種頻率偏差下之最佳化的設計方式，配合“Simulink”的輔助工具將設計出的濾波器使用硬體描述語言(Verilog HDL)將硬體實現。最後於GFSK接收機解碼後，加入資料濾波器將GFSK解碼後所含之高頻信號去除並還原原始信號，論文中採用無限脈衝響應(Infinite Impulse Response, IIR)濾波器，根據系統規格將不同速率的資料經由低通的IIR資料濾波器將傳送信號完整呈現。
    依照上述方式，本論文最佳化之結果為：1.將濾波器系統架構共用於不同傳輸速度。2.使用“Simulink”模擬出FIR通道濾波器之最佳化階層數設計。3.將濾波器內所含之係數量化至最佳化之有限字元長度。

In this thesis we will use the simulation software tool ‘Simulink’ and base on the system specifications of the Gaussian Frequency Shift Keying Transceiver System   to design GFSK transceiver system. First we develop the digital filter specifications from the system requirements, and then through system simulation to find the optimal digital filter that is finally implemented by hardware realization.
   The main task in this thesis is the design and simulation of the basedband digital filter for the GFSK transceiver system. We study the Finite Impulse Response of the Gaussian filter and follow the GFSK specifications to define and find the BT value for the Gaussian Filter, it is set at 0.5, and then from this BT value we look for and evaluate the appropriate 3-dB filter bandwidth, this filter bandwidth is then defined to be our design specification. In the receiver side, we design two types of filters, first we deign a digital bandpass filter that is implemented to filter the channel impulse response and the second filter is the FIR filter. We develop the design criterion to elaborate the filter design so that the resulting filter will be optimized under various frequency deviations. It then uses the design-assist tool, Simulink, to realize and implement the designed filter through the Verilog hardware description language (Verilog HDL). When the GFSK signal is demodulated, it uses the data filter to eliminate the high frequency part of the demodulated GFSK signal to recover the original data. An Infinite Impulse Response (IIR) filter, that is designed to meet the system specifications for various data rates, is adopted as the data filter to perfectly recover the original data.
In summary, from our developed criterion we have designed an optimal filter possessing the following advantage characteristics: the filter has a common architecture that suitable for use for various data rates, the filter order is optimally determined through the Simulink simulation and finally the filter coefficients have been optimally designed and quantized to finite word lengths.

第一章	緒論	…………………………………………	1
	1.1  研究動機與目的	………………………	1
	1.2  GFSK系統簡介	………………………	3
	1.3  各章節介紹	……………………………	3
第二章	GFSK傳收機系統架構	………………	4
	2.1  FSK與GFSK比較	……………………	4
	2.2  GFSK系統規格	………………………	6
	2.3  GFSK傳收機之通道濾波器	…………	7
	2.4  GFSK傳收機之資料濾波器	…………	7
	2.5  GFSK傳收機系統架構	………………	8
	2.6  濾波器之設計流程	……………………	9
第三章	高斯FIR濾波器模擬設計	…………	10
	3.1  高斯FIR濾波器模擬	…………………	10
	3.2  高斯FIR濾波器之規格設計	…………	12
	3.3  高斯FIR濾波器設計與模擬	…………	13
第四章	FIR通道濾波器模擬設計	…………	16
	4.1  FIR通道濾波器之規格設計	…………	16
	4.2  FIR通道濾波器架構	…………………	17
	4.3  FIR通道濾波器浮點數模擬	…………	20
	4.4  FIR通道濾波器定點數模擬	…………	23
	4.5  FIR通道濾波器之硬體實現與驗證	…	26
第五章	IIR資料濾波器模擬設計	…………	28
	5.1  IIR資料濾波器之規格設計	…………	28
	5.2  IIR資料濾波器架構	…………………	29
	5.3  IIR資料濾波器浮點數模擬	…………	31
	5.4  IIR資料濾波器定點數模擬	…………	33
	5.5  IIR資料濾波器之硬體實現與驗證	…	36
第六章	結論及未來展望	…………………………	38
參考文獻	…………………………………………………	39

圖2.1	方波信號於時域與頻域圖	…………………………	4
圖2.2	信號經過高斯FIR濾波器之時域與頻域圖	……………	5
圖2.3	時域上BT值與振幅之關係	…………………………	5
圖2.4	GFSK傳收機系統模擬方塊圖	………………………	8
圖2.5	濾波器之設計流程圖	………………………………	9
圖3.1	理想高斯FIR濾波器模擬	………………………	10
圖3.2	由示波器觀察信號濾波結果	…………………………	11
圖3.3	由頻譜分析信號濾波結果	…………………………	11
圖3.4	加入設計之高斯FIR濾波器比對	……………………	14
圖3.5	對照兩組高斯FIR濾波器於示波器顯示	………………	14
圖3.6	以頻譜對照兩組高斯FIR濾波器之特性	………………	15
圖4.1	直接式FIR濾波器方塊圖	……………………………	17
圖4.2	主波帶與旁波帶之示意圖	……………………………	18
圖4.3	Rectangular、Hanning、Hamming之頻譜特性	…………	19
圖4.4	Fd=±250KHz於各種階層之z平面	……………………	21
圖4.5	Fd=±5KHz, 63階	…………………………………	22
圖4.6	Fd=±5KHz於各種有限字元長度之z平面	……………	24
圖4.7	Fd=±250KHz, wordlength 17	…………………………	25
圖4.8	加入FIR通道濾波器之眼形圖	………………………	25
圖4.9	加入AWGN之影響	…………………………………	25
圖4.10	輸入信號的數值表示法	……………………………	26
圖4.11	FIR通道濾波器之系統方塊圖	………………………	27
圖4.12	FIR通道濾波器經由“Simulink”運算之輸出信號	………	27
圖4.13	FIR通道濾波器硬體實現之輸出信號	…………………	27
圖5.1	典型低通濾波器之設計考量相關參數	…………………	30
圖5.2	四種不同架構之IIR濾波器頻譜圖	…………………	30
圖5.3	直接式IIR濾波器方塊圖	………………………	31
圖5.4	Rb=250Kbps、F3dB=125KHz、2階	……………………	32
圖5.5	Rb=1Kbps、F3dB=0.5KHz、2階	………………………	32
圖5.6	Rb=1Kbps、Wordlength 34	……………………………	34
圖5.7	IIR資料濾波器系統模擬圖	…………………………	34
圖5.8	IIR資料濾波器模擬之波形比較	………………………	35
圖5.9	IIR資料濾波器之系統方塊圖	………………………	36
圖5.10	IIR資料濾波器之硬體架構	……………………………	37
圖5.11	IIR資料濾波器經由“Simulink”運算之輸出信號	………	37
圖5.12	IIR資料濾波器硬體實現之輸出信號	…………………	37
表2.1	GFSK系統規格表	…………………………………	6
表3.1	高斯FIR濾波器之規格	……………………………	12
表4.1	FIR通道濾波器之規格	……………………………	16
表4.2	各種視窗設計之特性表	……………………………	18
表5.1	IIR資料濾波器之規格設計	………………………	28
表5.2	IIR資料濾波器係數	…………………………………	37

[1].Chipcon Products from Texas Instruments “CC2500 Data Sheet”. 
[2].John G.. Proakis, Digital Communications, 4thed., McGraw-Hill Higher Education, 2001.
[3].Tai-Cheng Lee and Chin-Chi Chen, “A Mixed-Signal GFSK Demodulator for Bluetooth,” IEEE Trans. on circuits and systems-II: Express briefs, Vol. 53, No. 3, March 2006.
[4].Alan V. Oppenheim, Ronald W. Schafer, John R. Buck, Discrete-time signal processing, Prentice Hall, 1999.
[5].G.. Jovanovic-Dolecek, J. Diaz-Carmona, “One structure for efficient narrow-band bandpass FIR filters,” Circuits and Systems, 2002. MWSCAS-2002. The 2002 45th Midwest Symposium on, Volume 3,  4-7 Aug. 2002 Page(s):III-485 - III-488 vol.3.
[6].藍柏澍, “軟體無線電架構下多模態數位中頻降頻器設計與實現,” 私立中原大學電子工程學系碩士論文, 2002.
[7].張書銘, “多模態數位中頻降頻器中數值控制震盪器與FIR 濾波器之設計與實現,” 國立東華大學電機工程學系碩士論文, 2003.
[8].巫昆霖, “軟體定義無線電系統中數位中頻可程式化降頻器設計,” 私立中原大學電子工程學系碩士論文, 2001.
[9].陳信宏, “ISM頻段閉迴路高斯頻率鍵移調制式頻率合成器之研究,” 國立中山大學電機工程學系碩士論文, 2001.
[10].H. Hollisaz, N.M. Madani, S.M. Fakhraie, “A Quantitative Approach to Digital Filter Implementation,” Microelectronics, 2005. ICM 2005. The 17th International Conference on, 13-15 Dec. 2005 Page(s):160 – 164