本論文提出具脈衝寬度調變及電壓模式控制之雙相穩壓控制器，該控制器使用差分電感直流電阻偵測與適應性電壓定位(AVP)，以提供精確核心電壓位準，並使用III型補償器以提供較佳高頻帶之暫態響應。控制器利用串列電壓識別(SVID)通訊協定傳輸，以提供CPU於不同運作模式之供電要求。同步整流開關使用零電流偵測，於輕載時可獲得更高轉換效率。文中採用控制處理晶片NCP81226以實現轉換器電路控制，提高系統可靠性與擴充性，並符合INTEL核心電壓IMVP8系統架構。
本文先分析降壓式轉換器動作原理與工作模式，進一步探討其功率損耗與回授控制方式，並說明穩壓控制器電路架構與電流感測方法、元件設計與參數配置，分析其穩態與暫態響應。最後，以實驗方式證明經適當設計輸出電壓遞減範圍和直流增益並調整監控電流比例，可有效改善因電感DCR公差所造成核心電壓(VCORE)負載線偏移與回報電流(IOUT)過度或不足之錯誤，避免產生系統效能失衡與溫度上升之系統穩定性問題。

A three-rail buck controller with Serial VID compliant IMVP8 interface is proposed in this thesis. The controller uses differential DCR current sensing and differential voltage sensing that provide accurately adaptive voltage positioning. The controller comprises a type III frequency compensator to provide high bandwidth transient response and zero current detection of synchronous rectifier to obtain higher efficiency at light load. In this thesis, the control chip NCP81226 is used to achieve the VCORE circuit control which can improve the reliability and expandability of the system.
As a result of the experimental verification, the DC gain and output voltage droop range are properly designed, and the current scale of IOUT is adjusted that can effectively improve the problem of excessive DCR tolerance of the inductor which leads to offset of the VCORE load line and current reporting error for CPU. That can further causes problems of system stability due to system performance imbalance and temperature rise.

中文摘要 I
英文摘要 II
目錄 III
圖目錄 VI
表目錄 XII
第一章 簡介 1
1-1 研究動機 1
1-2 本文大綱 2
第二章 直流對直流降壓式轉換器 3
2-1 非同步降壓式轉換器 3
2-2 同步整流降壓式轉換器 5
2-3 非同步與同步整流之功耗與特性差異 8
2-4 降壓式轉換器能量轉移之工作模式 10
2-4-1 連續導通模式 10
2-4-2 非連續導通模式 13
2-4-3 伏特-秒平衡 17
2-4-4 直通短路與盲時時間 18
2-5 切換式轉換器之功率損耗 25
2-5-1 功率開關之切換損失 26
2-5-2 功率開關之導通損失 28
2-5-3 閘極驅動與被動元件損失 31
第三章 轉換器之回授控制架構 32
3-1 電壓控制模式 33
3-2 電流控制模式 35
3-3 遲滯(漣波)控制模式 37
3-4 恒定導通時間控制 39
第四章 雙相穩壓控制器 42
4-1 高精度電流偵測之電路架構 42
4-1-1 電阻感測 43
4-1-2 電感之直流電阻(DCR)感測 44
4-1-3 場效電晶體之導通電阻Rds(on)感測 47
4-2 III型頻率補償器與相位增益邊限 50
4-3 電流平衡 56
4-4 適應性電壓定位(AVP) 60
4-5 單相斜坡式脈衝調變(RPM)控制 64
4-6 聲學噪音(Acoustic Noise)與超聲波(UltraSonic)模式 68
第五章 VCORE轉換器設計與實驗量測 71
5-1 VCORE轉換器電路架構 72
5-2 轉換器之元件設計與參數配置 77
5-2-1 元件設計 78
5-2-2 VCORE參數配置 86
5-3 Intel Gen4 CPU模擬 93
5-4 穩態負載與電流監控分析 96
5-5 效率轉換分析 104
5-6 暫態負載分析 108
第六章 結論與未來研究方向 114
6-1 結論 114
6-2 未來研究方向 116
參考文獻 117

圖目錄
圖2.1 非同步降壓式轉換器架構 4
圖2.2 同步降壓式轉換器 5
圖2.3 上橋MOSFET導通 6
圖2.4 下橋MOSFET導通 7
圖2.5 Q1導通時之等效電路 11
圖2.6 降壓式轉換器操作於連續導通模式之電壓與電流波形 12
圖2.7 Q1截止時之等效電路 13
圖2.8 Q1導通，D1截止 14
圖2.9 Q1截止，D1導通 14
圖2.10 Q1截止，D1截止 14
圖2.11 降壓式轉換器操作於非連續導通模式之電壓與電流波形 16
圖2.12 盲時/死區時間示意圖 18
圖2.13 具盲時控制之同步降壓轉換器架構 19
圖2.14 盲時/死區時間控制器之切換狀態 21
圖2.15 盲時/死區時間控制器之切換狀態目標判斷 21
圖2.16 同步降壓轉換器之輸出級 23
圖2.17 典型的自適應閘極驅動電路 24
圖2.18 轉換器之功率損耗元件 26
圖2.19 上橋MOS切換損失區域 27
圖2.20 上橋MOS切換損耗路徑 27
圖2.21 上/下橋MOS導通損失路徑 29
圖2.22 上/下橋MOS導通損失區域 29
圖2.23 下橋MOS本體二極體導通損失區域 30
圖2.24 上/下橋MOS驅動損失路徑 31
圖3.1 電壓模式控制架構 33
圖3.2 電壓模式控制輕載至重載之暫態響應 34
圖3.3 電流模式控制架構 36
圖3.4 電流模式控制之穩態與負載瞬態之波形 36
圖3.5 遲滯(漣波)模式控制架構 38
圖3.6 遲滯(漣波)模式控制之比較器波形 39
圖3.7 恒定導通時間(COT)控制架構 40
圖3.8 COT輕載至重載之暫態響應 41
圖4.1 電阻(Rsense)電流檢測 44
圖4.2 電感之DCR電流檢測 45
圖4.3 步階負載之時間常數特性比較 47
圖4.4 FET之導通電阻Rds(on)電流檢測 49
圖4.5 標準III型補償電路 51
圖4.6 III型補償器之增益曲線 54
圖4.7 III型補償放大器之交流模擬結果 55
圖4.8 電感不匹配導致相電流不平衡之示意圖 57
圖4.9 差分電流檢測 58
圖4.10 AVP控制架構 61
圖4.11 AVP之輸出電壓波形差異 62
圖4.12 AVP之負載線比較 63
圖4.13 VID偏移量之示意圖 63
圖4.14 AVP與無AVP控制之響應差異 64
圖4.15 單相電壓穩壓器之電路 65
圖4.16 PWM控制之拍頻振盪 66
圖4.17 RPM之連續(a)與非連續(b)導通差異 66
圖4.18 VNN之暫態響應 67
圖4.19 Acoustic Noise示意圖 68
圖4.20 具金屬端子MLCC之結構 69
圖4.21 電容器擺放位置示意圖 70
圖4.22 MLCC輸入電壓漣波之轉換速率比較 70
圖4.23 轉換器於非連續導通之超聲波模式 71
圖5.1 VCORE轉換器電路架構圖 72
圖5.2 NCP81226之架構圖 74
圖5.3 NCP81226之雙相電源軌方塊圖 75
圖5.4 雙相(VCC_VCGI)與單相(VNN)之VCORE實作電路圖 76
圖5.5 DVID轉換速率比較 77
圖5.6 電容等效電路與特性曲線 83
圖5.7 差分電流回授放大器之補償 87
圖5.8 雙相之總合電流檢測放大器架構 88
圖5.9 熱敏電阻(Rth) layout位置示意圖 88
圖5.10 過電流保護之比較器示意圖 90
圖5.11 溫度感測補償網路 92
圖5.12 Gen4 VR測試工具與實驗系統架設 94
圖5.13 Gen4 VR測試底座與腳位定義 95
圖5.14 SVID與VR電流檢測腳位 95
圖5.15 實驗使用六層板PCB 95
圖5.16 AVP容限示意圖 96
圖5.17 SVSC模式之設置 96
圖5.18 VID1於PS0(左)與VID2於PS1(右)模式之穩態電壓量測 97
圖5.19 VID2於PS2(左)與VID3於PS3(右)模式之穩態電壓量測 97
圖5.20 電感規格(A)與電感規格(B)之VRIOUT比較 99
圖5.21 加入直流負載測量電感DCR 99
圖5.22 IOUT於PS0(左)與PS1(右)模式之實際曲線 100
圖5.23 IOUT於PS2模式之實際曲線 100
圖5.24 VCORE之IOUT回報示意圖 102
圖5.25 VID1於PS0(左)與VID2於PS1(右)模式之穩態電壓驗證 102
圖5.26 VID2於PS2(左)與VID3於PS3(右)模式之穩態電壓驗證 103
圖5.27 IOUT於PS0(左)與PS1(右)模式之實際曲線驗證 103
圖5.28 IOUT於PS2模式之實際曲線驗證 103
圖5.29 系統效能異常之流程確認 104
圖5.30 VID1於PS0(左)與VID2於PS1(右)模式之效率比較 107
圖5.31 VID2於PS2(左)與VID3於PS3(右)模式之效率比較 107
圖5.32 VR之暫態特性 109
圖5.33 SVDC模式之設置 110
圖5.34 動態電流與電壓標示 111
圖5.35 PS0模式(1A至21A)之大步階暫態響應 112
圖5.36 PS0模式(13A至21A)之小步階暫態響應 112
圖5.37 左PS1 (1A至21A)/右PS2模式(1A至2A)暫態響應 112
圖5.38 左PS1至PS0 /右PS2至PS0模式(1A至21A)暫態響應 113
圖5.39 PS3至PS0模式(1A至21A)之暫態響應 113

表目錄
表2.1 非同步與同步式整流功耗比較 8
表2.2 上/下橋MOS主要損失 31
表3.1 四種回授控制架構比較表 41
表4.1 各電流檢測法之優點與缺點比較表 50
表4.2 系統相關資訊 52
表4.3 相位/增益邊限與頻寬關係表 55
表5.1 轉換器之熱設計電流(TDC) 73
表5.2 VCC_VCGI之設計規範 79
表5.3 切換頻率數據表 79
表5.4 濾波電感和輸出電容與相關參數影響 84
表5.5 溫度感測數據表 93
表5.6 熱敏電阻規格 93
表5.7 電感規格(A) 98
表5.8 電感規格(B) 98
表5.9 IMON之規範容限 100
表5.10 電感規格(A)與電感規格(B)之IMON回報比較 101
表5.11 規格(A)VID1於PS0(左)與VID2於PS1(右)模式之效率 106
表5.12 規格(A)VID2於PS2(左)與VID3於PS3(右)模式之效率 106
表5.13 規格(B)VID1於PS0(左)與VID2於PS1(右)模式之效率 106
表5.14 規格(B)VID2於PS2(左)與VID3於PS3(右)模式之效率 106

[1] Sanjaya Maniktala,“Switching Power Supplies A to Z, ” Copyright, 2006, Elsevier Inc. All rights reserved.
[2] Juergen Wittmann,Alexander Barner,Thoralf Rosahl and Bernhard Wicht, “A 12V 10MHz buck converter with dead time control based on a 125 ps differential delay chain,” European Solid-State Circuits Conference (ESSCIRC), ESSCIRC 2015 - 41st, pp. 184-187, Sept. 2015.
[3] Yang Chen,Peyman Asadi and Parviz Parto, “Comparative analysis of power stage losses for synchronous Buck converter in Diode Emulation mode vs. Continuous Conduction Mode at light load condition,” 2010 Twenty-Fifth Annual IEEE Applied Power Electronics Conference and Exposition (APEC), Feb. 2010, pp. 1578 - 1583.
[4] Steven Keeping, “Using PFM to Improve Switching DC/DC Regulator Efficiency at Low Loads,” Contributed By Electronic Products, 2014.
[5] Chuan Ni and Tateishi Tetsuo, “Adaptive Constant On-Time (D-CAP™)Control Study in Notebook Applications,” TI, SLVA281B–July 2007–Revised December 2007.
[6] Jon Klein, “AN-6003“Shoot-through”in Synchronous Buck Converters,” FAIRCHILD, Power Management Applications, 2003.
[7] Z. Liu,J. Zhao,K. Qu and F. Li, “Dynamic analysis of hysteresis control buck converter with enhanced feedback ripple,” 2015 9th International Conference on Power Electronics and ECCE Asia (ICPE-ECCE Asia), June. 2015, pp. 2663 - 2668.
[8] Wayne Chen, “Comparison of DCR Current Sense Topologies,” Richtek, AN037 –October 2015.
[9] Yong-Seong Roh, Young-Jin Moon, Jeongpyo Park, Min-Gyu Jeong and Changsik Yoo, “ A Multiphase Synchronous Buck Converter With a Fully Integrated Current Balancing Scheme,” IEEE Transactions on Power Electronics, 2015, vol. 30, pp. 5159 - 5169.
[10] Client Technical Training APL-PWD301, “Voltage Regulator Design Considerations,” Intel, October 2015.
[11] SW Lee, “Demystifying Type II and Type III Compensators Using Op-Amp and OTA for DC/DC Converters,” TI, July 2014.
[12] Amir M. Rahimi, Parviz Parto, and Peyman Asadi, “Application Note AN-1162 Compensator Design Procedure for Buck Converter with Voltage-Mode Error- Amplifier”, Infineon.
[13] Wen-Hau Yang, Chao-Jen Huang, Han-Hsiang Huang, Wei-Ting Lin, Ke-Horng Chen, Ying-Hsi Lin, Shian-Ru Lin and Tsung-Yen Tsai, “A Constant-on-Time Control DC–DC Buck Converter With the Pseudowave Tracking Technique for Regulation Accuracy and Load Transient Enhancement,” IEEE Transactions on Power Electronics, August 2017, vol. 33, pp. 6187 - 6198.
[14] Bumkil Lee,Min Kyu Song and D. Brian Ma, “On-Chip Inductor DCR Self-Calibration Technique for High Frequency Integrated Multiphase Switching Converters,” 2017 IEEE Applied Power Electronics Conference and Exposition (APEC), 2017, pp. 2449 - 2452.
[15] Chien-Hung Tsai,Bo-Ming Chen and Hsin-Lun Li, “Switching Frequency Stabilization Techniques for Adaptive On-Time Controlled Buck Converter With Adaptive Voltage Positioning Mechanism,” IEEE Transactions on Power Electronics, Jan. 2016, vol. 31, pp. 443 - 451.
[16] Kisun Lee and Han Zou, “Comparison between Ramp Pulse Modulation (RPM) and constant frequency modulation for the beat frequency oscillation in voltage regulators,” 2010 IEEE Energy Conversion Congress and Exposition, Sept. 2010, pp. 3101 - 3106.  
[17] Mingyue Zhao, “How to reduce acoustic noise of MLCCs in power applications,” TI, Aug 2016.
[18] NCP81226/D datasheet, ON-Semiconductor, December, 2015 − Rev. P0.
[19] Client Technical Training - APL-PWD101, “Apollo Lake Platform Power Architecture,” Intel, June 2015.
[20] Xiangcheng Wang, Hua Zhou, M.Batarseh, I.Batarseh, S.A. Chickamenahalli and E.Stanford, “Active transient voltage compensator design for VR load line improvement,” Twenty-First Annual IEEE Applied Power Electronics Conference and Exposition, 2006. APEC '06., April 2006, pp.6.
[21] 梁適安, 交換式電源供給器之理論與實務設計, 全華圖書股份有限公司, 2008.09.