在這篇論文裡，我們提了一個低功率高増益軌對軌放大器，定值轉導補償控制電路使用於輸入級在寬廣的操作範圍中，以達到最佳頻寬及穩定響應，沒有共模回授的差動輸入、單端輸出増益提升的放大器可以將功率消耗最小化及增加放大器的 dc 増益，浮動電流源亦引入至疊接級以提供適當的偏壓給 AB 型的輸出級。本論文所提的放大器可掛大電容、或小電阻負載，而不會損耗増益或單増益頻寬。
論文中晶片是以 TSMC 0.35 um 2P4M CMOS 製程來實現。在負載為 50 pF時，放大器 dc 増益可達 123dB 及 1.52MHz 的單増益頻率，電壓源為 3.3V 功率消耗為 0.36 mW。

A low-power high-gain CMOS operational amplifier with rail-to-rail input/output ranges is presented in this paper. A constant-gm controller is employed in the input stage to achieve an optimum bandwidth and settling response in a wide operational range. A differential-input single-output gain-boosting amplifier without common-mode feedback is applied to minimize the power consumption and increase the dc gain of opamp. The floating current sources are also introduced to the cascode stage to provide proper bias levels for the class AB output stage.  The proposed opamp can load with a large capacitance or a small resistance loads without losing the gain and unity-gain bandwidth.
It has been fabricated in a 0.35 μm 2P4M CMOS process. With a 50 pF
of the output capacitance load, a 123dB of dc gain and a 1.52MHz of
unity-gain frequency can be achieved in the proposed opamp. The total power
dissipation is only 0.36 mW at a 3.3 V of supply voltage.

目錄

中文摘要 •••••••••••••••••••••••••••••••••••   I
英文摘要 •••••••••••••••••••••••••••••••••••  II
目錄 ••••••••••••••••••••••••••••••••••••••• III
圖表目錄 ••••••••••••••••••••••••••••••••••••• V

第一章  電路設計說明
   1.1 簡介 ••••••••••••••••••••••••••••••••••••••• 1
   1.2電路主架構 ••••••••••••••••••••••••••••••••••• 2
   1.3軌對軌輸入級 ••••••••••••••••••••••••••••••••• 3
   1.4疊接級 •••••••••••••••••••••••••••••••••••••• 18
   1.5輸出級 •••••••••••••••••••••••••••••••••••••• 27
   1.6頻率補償容 •••••••••••••••••••••••••••••••••• 30

第二章  電路模擬結果
   2.1交流響應分析 •••••••••••••••••••••••••••••••• 35
   2.2暫態分析之迴轉率及輸入/輸出範圍 ••••••••••••••• 38
   2.3暫態分析之步階訊號響應 ••••••••••••••••••••••• 39
   2.4交流分析之電源抑制比 ••••••••••••••••••••••••• 40
   2.5直流分析之偏移電壓   ••••••••••••••••••••••••• 42
   2.6交流分析之共模互斥比 ••••••••••••••••••••••••• 43

第三章  量測結果
   3.1晶片電路佈局圖 •••••••••••••••••••••••••••••• 45
   3.2量測設置 ••••••••••••••••••••••••••••••••••• 46
   3.3交流響應之量測 •••••••••••••••••••••••••••••• 48
   3.4直響應之量測 •••••••••••••••••••••••••••••••• 56
   3.5結論         •••••••••••••••••••••••••••••••• 60

 
第四章  電路佈局考量
   4.1前言 •••••••••••••••••••••••••••••••••••••• 62
   4.2傳統手工佈局考量 ••••••••••••••••••••••••••• 64
   4.3自動配置及繞線佈局考量 •••••••••••••••••••••• 66

參考文獻 ••••••••••••••••••••••••••••••••••••••• 68

圖表目錄
圖目錄

圖 1.1：軌對軌輸入/輸出高增益低功率運算放大器架構圖 ••••• 2
圖 1.2：單一型態輸入級
        (a) N型電晶體輸入對(b) P型電晶體輸入對 ••••••••• 3
圖 1.3：轉導變化
        (a) N型電晶體輸入對(b) P型電晶體輸入對 ••••••••• 4
圖 1.4：電流鏡型態輸入級
        (a) P型輸入對(b) N型輸入對 •••••••••••••••••••• 5
圖 1.5：軌對軌輸入級 •••••••••••••••••••••••••••••••• 6
圖 1.6：當供給電源低於Vmim時之共模輸入範圍 ••••••••••••• 7
圖 1.7：當供給電壓為3.3V時之共模輸入範圍  ••••••••••••• 8
圖 1.8：當供給電壓為2.0V時之共模輸入範圍  ••••••••••••• 8
圖 1.9：軌對軌輸入級由0V至3.3V之轉導變化  ••••••••••••• 10
圖 1.10：加入定值數轉導控制器之軌對軌共模輸入級  •••••• 11
圖 1.11：偏壓電路全圖  ••••••••••••••••••••••••••••• 12
圖 1.12：P型輸入級及三倍電流定值轉導模擬圖  ••••••••••• 14
圖 1.13：加上定值轉導控制器之共模輸入
         從0V至3.3V之轉導變化•••••••••••••••••••••••• 16
圖 1.14：轉導控制器之開關變化當供給電壓低於Vim時 •••••• 17
圖 1.15：轉導控制器之共模輸入之轉導變化
         當供給電壓低於Vim時••••••••••••••••••••••••••18
圖 1.16：具有增益提高電路之串疊級架構圖••••••••••••••••20
圖 1.17：具有增益提高電路之疊接級電路圖••••••••••••••••21
圖 1.18：P通道疊接與N輸入對的電流模擬圖••••••••••••••••23
圖 1.19：N通道疊接與P輸入對的電流模擬圖••••••••••••••••23
圖 1.20：浮動電流源之P及N電晶體的電流模擬圖•••••••••••••24
圖 1.21：增益提升放大器之等效電路圖••••••••••••••••••••25
圖 1.22：增益提升放大器和疊接級之等效電路圖•••••••••••••26
圖 1.23：等效簡化電路圖 •••••••••••••••••••••••••••••26
圖 1.24：推挽式軌對軌輸出級 ••••••••••••••••••••••••••29
圖 1.25：輸出級之源-汲極電壓變化關係圖 ••••••••••••••••30
圖 1.26：放大器所使用之一般Miller補償電容電路 ••••••••••31
圖 1.27：將Miller補償電容換成疊接級Miller電容電路 •••••••31
圖 1.28：將Miller補償電容串接電阻電路 •••••••••••••••••32
圖 1.29：以疊接級Miller補償電容在暫態迴轉率分析模擬圖 •••34
圖 2.1：放大器之交流響應模擬圖在 TT case  ••••••••••••••35
圖 2.2：放大器之交流響應模擬圖在 FF case  ••••••••••••••35
圖 2.3：放大器之交流響應模擬圖在 SS case  ••••••••••••••36
圖 2.4：放大器之交流響應模擬圖在 FS case  ••••••••••••••36
圖 2.5：放大器之交流響應模擬圖在 SF case  ••••••••••••••37
圖 2.6：暫態分析之迴轉率及輸入/輸出範圍模擬圖  •••••••••38
圖 2.7：暫態分析之小步階訊號模擬圖  •••••••••••••••••••39
圖 2.8：暫態分析之大步階訊號模擬圖  •••••••••••••••••••40
圖 2.9：交流分析之PSRR 示意圖  •••••••••••••••••••••••41
圖 2.10：交流分析之PSRR+ 模擬圖  •••••••••••••••••••••41
圖 2.11：交流分析之PSRR- 模擬圖  •••••••••••••••••••••42
圖 2.12：直流分析之偏移電壓模擬圖  ••••••••••••••••••••43
圖 2.13：交流分析之共模互斥比模擬圖  ••••••••••••••••••43
圖 3.1：放大器之佈局方塊圖  ••••••••••••••••••••••••••45
圖 3.2：量測設置之方塊圖  ••••••••••••••••••••••••••••46
圖 3.3：頻率響應分析儀與放大器之設置圖  •••••••••••••••47
圖 3.4：實體晶片測試應用圖  ••••••••••••••••••••••••••47
圖 3.5：交流響應之量測結果  ••••••••••••••••••••••••••48
圖 3.6：模擬數據與量測結果之交流響應比較圖  ••••••••••••49
圖 3.7：負載為2kΩ之交流響應測量圖 ·························50
圖 3.8：負載為10kΩ之交流響應測量圖 ························51
圖 3.9：負載為1pF 之交流響應測量圖 ························52
圖 3.10：負載為50pF 之交流響應測量圖 ·······················52
圖 3.11：共模輸入位準於0.1V 時之交流響應測量圖 ·············53
圖 3.12：共模輸入位準於1V 時之交流響應測量圖 ···············54
圖 3.13：共模輸入位準於2.3V 時之交流響應測量圖 ·············55
圖 3.14：共模輸入位準於3.2V 時之交流響應測量圖 ·············55
圖 3.15：直流響應之輸出範圍量測圖 ··························56
圖 3.16：暫態分析之迴轉率量測圖 ····························57
圖 3.17：步階響應在100mV 的輸入訊號下量測圖 ···············59
圖 3.18：步階響應在1V 的輸入訊號下量測圖 ···················59
圖 4.1：積體電路佈局流程概圖 ·······························63
圖 4.2：被動元件佈局等效剖面圖 ·····························65
圖 4.3：等效電路模擬圖 ·····································65
圖 4.4：自動配置及繞線流程概圖 ·····························67

表目錄
表 1.1: 不同供給電壓時之共模電壓範圍模擬數據 ··············· 9
表 1.2: 基本輸出級類型比較表 ······························ 28
表 1.3: 傳統Miller 補償方式模擬數據 ························· 33
表 1.4: 疊接級Miller 補償方式模擬數據 ······················· 33
表 1.5: 傳統Miller 補償串接電阻方式模擬數據 ················· 33
表 2.1: 交流響應之各種corner 的後模擬數據 ··················· 37
表 2.2: 軌對軌運算放大器之模擬數據 ························ 44
表 3.1: 放大器之模擬與測量數據 ···························· 60
表 3.2: 放大器之規格比較表 ································ 61

[1]  W. Jin and Q. Yulin, “Analysis and design of fully differential gain-boosted telescopic cascade opamp,” ICSICT, vol. 2, pp.1457-1460, October 2004. 
[2]  J. H. Huijising and D. Linebarger, “Low-Voltage Operational Amplifier with Rail-to-Rail Input and Output Ranges,” IEEE J. Solid-state Circuits, vol SC-20, no. 6, pp. 1144-1150, December 1985.
[3]  R. Hogervorst, J. P. Tero, R. G. H. Eschauzier, and J. H. Huijsing, “A Compact Power-Efficient 3V CMOS Rail-to-Rail Input/Output Operational Amplifier for VLSI Cell Libraries,” IEEE J. Solid-state Circuits, vol. 29. no.12, pp.1505-1513, December 1994.
[4]  J. Yuan, N. Farhat, and J. V. D. Spiegel, “GBOPCAD: A Synthesis Tool for High-Performance Gain-Boosted Opamp Design,” IEEE Trans. Circuits and Systems I, vol. 52, issue 8, pp. 1535 – 1544 , August 2005.
[5]  J. Ramirez-Angulo, R. G. Carvajal, J. Tombs and A. Torralba, “Low-Voltage CMOS OP-Amp with Rail-to-Rail Input and Output Signal Swing for Continuous-Time Signal Processing Using Multiple-Input Floating-Gate Transistors,” IEEE Trans. Circuits Syst. II, vol. 48, pp.111-116, Jan. 2001.
[6]  Vadim Ivanov and Shilong Zhang, “250MHZ CMOS Rail-to-Rail IO OpAmp: Structural Design Approach,” IEEE European Solid-State Circuits Confernce, pp. 183-186, 2002.
[7]  T. W. Fischer, A. I. Karsilayan, “Rail-to-rail amplifier input stage with constant gm and commonmode elimination,” IEEE Electronics Letters, vol. 38, pp. 1491-1492, Nov. 2002.
[8]  Juan M. Carrillo, Jose L. Ausim, J. Francisco Duque-Carrillo and Guido Torelli, “Constant-gm Constant-Slew-Rate High-Bandwidth Low-Voltage Rail-to-Rail CMOS Input Stage for VLSI Cell Librarys,” IEEE J. Solid-State Circuits, vol. 38, pp.1364-1372, Aug. 2003.
[9]  M. M. Amourah, S. Q. Malik, R. L. Geiger, “A new design technique for rail-to-rail amplifiers,” IEEE Trans. Circuits Syst. vol.1, pp.263-266, Aug. 2005.
[10] Timothy Wayne Fishcher, Aydm Ilker Karsilayan and Edgar Sanchez-Sinencio, “A Rail-to-Rail Amplifier Input Stage With ±0.35% gm Fluctuation,” IEEE Trans. Circuits Syst. I, vol. 52, pp.271-282, Feb. 2005.
[11] Hong-Yi Huang, Bo-Ruei Wang, Jen-Chieh Liu, “High-gain and high-bandwidth rail-to-rail operational amplifier with slew rate boost circuit,” IEEE Trans. Circuits Syst. pp. 21-24, May. 2006.
[12] L.H.C. Ferreira, T.C. Pimenta, R.L. Moreno, “An Ultra-Low-Voltage Ultra-Low-Power CMOS Miller OTA With Rail-to-Rail Input/Output Swing,” IEEE Trans. Circuits Syst. vol.54, pp.843-847, Oct. 2007.
[13] Alan Hastinqs, “The Art of Analog Layout”, Second Edition, 2006.