淡江大學覺生紀念圖書館 (TKU Library)
進階搜尋


下載電子全文限經由淡江IP使用) 
系統識別號 U0002-1801200721131500
中文論文名稱 使用動態偏壓電路之低功率三角積分調變器於音頻之應用
英文論文名稱 Low Power Sigma-Delta Modulator with Dynamic Biasing for Audio Applicaton
校院名稱 淡江大學
系所名稱(中) 電機工程學系碩士班
系所名稱(英) Department of Electrical Engineering
學年度 95
學期 1
出版年 96
研究生中文姓名 李宜昇
研究生英文姓名 Yi-Sheng Lee
學號 693390584
學位類別 碩士
語文別 中文
口試日期 2007-01-09
論文頁數 72頁
口試委員 指導教授-余繁
共同指導教授-江正雄
委員-余繁
委員-郭建宏
委員-鄭國興
委員-黃弘一
委員-吳紹懋
中文關鍵字 動態偏壓;三角積分調變器;音頻;切換電容電路 
英文關鍵字 Dynamic Biasing  Sigma-Delta modulator (SDM)  Audio  Analog-to-digital (A/D) conversion  Switched-Capacitor Circuit 
學科別分類 學科別應用科學電機及電子
中文摘要 在日常生活中,聲音傳遞對於人與人之間的溝通是相當重要的。有鑑於此,我們所設計的類比/數位轉換器(A/D Converter),便以音頻(Audio)為應用範圍。我們利用超取樣(Over Sampling)和雜訊移頻(Noise Shaping)的技術,完成了這個三角積分調變器(Sigma-Delta Modulator, SDM),來進行類比與數位訊號間的處理及轉換。而這一類的類比/數位轉換器,最初即是運用在音頻方面,可以充份發揮其高解析度及對於類比電路的較不敏感。因此,所需電路較不複雜,在功率的消耗上對於其它類別的類比/數位轉換器而言,也相對較低。
目前音頻方面的類比/數位轉換器,主要運用的範圍,不外乎是手機、MP3播放器等等。與聲音相關的可攜式電子系統。因此,除了轉換的解析度(Resolution)必須達到音頻的標準外,在消耗的功率方面,也是一個重要的考量。一般常見降低功率的方法,就是使用低電壓的架構,利用低電壓的先天優勢,來達成減低功率的目的。然而,隨著製程的不斷進步,雖然電壓可以持續的降低,但相對而言,一些物理特性的考量勢必更為嚴苛,在電路的實現方面,也將更加的複雜。往往需要增加一些額外的電路,來達到所需的目標,自然在功率方面也會有所消耗。本文中,我們所採用的是動態偏壓(Dynamic Biasing)的方法。藉由此電路,使電流在不同的區間中,有其適當的電流值。相對於未使用動態偏壓時,消耗的功率自然會有所降低。
我們設計的三角積分調變器,是以切換電容電路(Switched-Capacitor Circuit)為主,在了解及分析整個電路後,我們發現,在運算放大器動作的過程中,可以區分為兩個時序,一為取樣(Sampling)、二為保持(Holding)。其中,取樣的部份還可分為兩個部分,廻轉(Slewing)及穩定(Settling),廻轉與廻轉率(Slew Rate)有關,而穩定則與運算放大器的頻寬(GBWOP)有關。一般在設計電路時,是以所需的最大電流為基準。然而,根據相關的公式推導及分析,我們可以發現,在廻轉與穩定狀態時,考量廻轉率、頻寬及準確度(Accuracy)等等…不同的條件下。經由Matlab的分析模擬後,可以得到最小功率之切換時間,再根據切換時間的不同,廻轉及穩定的電流亦有所不同。便可利用切換電路來達成,在某一切換時間下,切換電流的大小。在比較原本使用單一最大電流時,在功率消耗方面,自然會減少。

另一方面,在相位部份,切換電容電路在不同的相位時,回授係數(Feedback Factor)的不同,所掛載的電容值亦不相同,所需要的電流值自然會有改變。切換電路亦可運用在這方面,在不同的相位時,求出相對應的電流值,在消耗的功率方面,也會有所降低。
在整體的電路上,也因為切換電路的關係,配合分析而得的電流最佳值。在比較一般的設計方法,以單一最大電流來決定整體的電流值,對於消耗功率的減少上,有一定的助益。此外,因為動態偏壓電路,僅需增加一組簡單的切換偏壓電路,對於整個系統而言,並不會在功率上有太大的消耗。在評估過後,整體的功率消耗,約可節省整體系統百分之二十的功率。
最後,我們採用四階串接(Cascade)(2-2 MASH)的三角積分調變器架構,以TSMC 0.35um 2p4m 標準製程來實現整體電路,工作電壓為3V,寬頻為25KHz,取樣頻率為3.2MHz,超取樣比為64。模擬結果顯示在取樣頻率為3.2MHz下其動態輸入範圍為95dB,而最大的訊號雜訊失真比為93dB,總功率消耗5mW。
英文摘要 The analog-to-digital (A/D) converters play an important role in the application of the audio systems. We use the over-sampling and noise shaping techniques to complete the Sigma-Delta (ΣΔ) Modulator, which is used to process and convert the analog signal to digital one. First, as the Sigma-Delta (ΣΔ) Modulator has the properties of high resolution and low sensitivity, it is used mostly in speech and audio application. Thus, the requirement of the Sigma-Delta Modulator is not that critical. And consequently, the power consumption of such system is relatively lower than other A/D converters.
At present, the A/D converters for audio application are used mostly in cell-phone, MP3 player etc. These portable electronics systems are relative with audio. Hence, besides that the resolution has to achieve the audio application, i.e. 16bits, the power consumption is a very important consideration. In general, the method to decrease power is using the low voltage architecture and therefore achieving the low power. However, even though the supply voltage can be decreased with the growth of the process technology, the physical characteristics will be complicated, and the circuits will be more difficult to design. In our thesis, we will introduce a dynamic biasing method. With such method, we can obtain the optimum current in different regions. In contrast to fixed biasing method, the power dissipation will be decreased.
Generally, the Sigma-Delta (ΣΔ) Modulator is implemented with the Switched-Capacitor Circuit. After analyzing the whole circuit, the operation of the SC circuit can be separated into two modes, i.e., sampling mode and integrating mode. The integrating mode also can be separated into two parts, and one of it is slewing and the other is settling. Slewing is related with slew rate of the opamp, while settling is related with opmap’s gain bandwidth. Generally, we choose a larger current for the criterion. However, according to the derived formulas, we can find out the relationship between the slewing mode and the settling mode.
Through the simulation with MATLAB, we can obtain the minimum power for a switching timing. According to the switching timing, we can get the different currents in slewing and settling modes. Then, we use the dynamic biasing circuit to switch the current. Compared with the fixed biasing circuit, the power consumption with dynamic biasing circuit can be certainly reduced.
In addition to different mode, there are different feedback factors in switched-capacitor circuit. Thus, the loading capacitor and related current will be changed. We can also use the dynamic biasing circuit to switch the current during the sampling mode. The power dissipation will be therefore decreased.
By only adding a simple dynamic biasing circuit, the power consumption will then be reduced. After evaluating the power consumption, the power savings of opamps are about 30%.
In this thesis, we design a fourth-order cascade (2-2 MASH) Sigma-Delta Modulator. The dynamic range and SNDR can be 95dB and 93dB, respectively. The power dissipation is 5mW. It was implemented by the TSMC 0.35um 2p4m process with 3-V supply.
論文目次 第一章 概論………………………………………………1
1.1動機…………………………………………………………1
1.1.1 動態偏壓的方法………………………………………………2
1.1.2三角積分調變技術的ADC……………………………………3
1.1.3音頻方面的應用………………………………………………5
1.2論文架構……………………………………………………6
第二章 動態偏壓的原理及實現方法……………………8
2.1切換式電容電路……………………………………………8
2.2運算放大器與迴轉及頻寬的關係………………………11
2.3動態偏壓的原理…………………………………………15
2.3.1 取樣模式……………………………………………16
2.3.2 迴轉及穩定模………………………………………17
2.4 動態偏壓公式的推導與實現方法………………………19
第三章 系統設計考量…………………………………26
3.1三角積分調變器的基本原理與操作方式……………26
3.1.1 奈奎氏取樣定理……………………………………27
3.1.2 量化誤差……………………………………………28
3.1.3 雜訊移頻……………………………………………33
3.2低階三角積分調變器的架構……………………………36
3.2.1 一階三角積分調變器……………………………………36
3.2.2 二階三角積分調變器……………………………………40
3.3高階三角積分調變器的考量……………………………43
3.3.1 MASH 架構的優缺點…………………………………………43
3.3.2 MASH 2-2系統架構………………………………………45
3.3.3 MASH 2-2系統的模擬……………………………………49
第四章 電路的實現及模擬結果…………… …………54
4.1動態偏壓電路的設計……………………… ……………56
4.2運算放大器的設計………………………… ……………57
4.3 共模回授電路……………………………………………59
4.4比較器與量化器…………………………… ……………60
4.4.1 比較器……………………… …… ………………60
4.4.2 量化器………………………………………………61
4.5 非重疊時脈產生器………………………………………62
4.6 系統電路模擬結果與比較………………………………63
第五章 結論與未來發展方向……… …………………68
5.1結論………………………………… ……………………68
5.2未來發展方向…………………… ………………………69
參考文獻…………………………… ……………………71

圖目錄
圖1.1 三角積分調變技術之ADC內部架構…………………3
圖1.2 三角積分類比/數位轉換器運用範圍……………………6
圖2.1 非反向具有延遲時間的積分器電路…………………9
圖2.2 非反向具有延遲時間的積分器電路在不同時脈:
(a) φ1 (b) φ2………………………………………………10
圖2.3 (a)操作在積分動作時(φ2)的電路圖……………………12
(b)在積分動作時(φ2)的小訊號電路圖………………12
圖2.4 積分動作時輸出的電壓變化…………………………………13
圖2.5 一般的切換式電容電路與等效電路的關係………………16
圖2.6 一般的切換式電容電路操作於取樣模式時(φ1)…………17
圖2.7 一般的切換式電容電路操作於迴轉及穩定模式時(φ2)…18
圖2.8 切換時間(b)與電流之間的關係…………………………23
圖2.9 操作時脈與動態偏壓電流值的關係……………………24
圖3.1 PCM碼轉換模式……………………………………………26
圖3.2 以奈奎氏取樣率取樣及其對照圖…………………………27
圖3.3 量化取樣的模型及描述……………………………………29
圖3.4 類比數位轉換器的模型……………………………………29
圖3.5 量化雜訊能量的頻譜圖……………………………………31
圖3.6 超取樣脈波調變碼轉換系統………………………………32
圖3.7 ΔΣ調變器的線性模型………………………………………34
圖3.8 一階三角積分調變器………………………………………37
圖3.9 二階三角積分調變器………………………………………40
圖3.10 MASH 2-2三角積分調變器的基本架構…………………45
圖3.11 MASH 2-2架構與消弭電路組成之四階三角積分調變器…47
圖3.12 MASH 2-2中積分器的輸出信號……………………………51
圖3.13 理想的MASH 2-2三角積分調變器頻譜圖…………………52
圖3.14 MASH 2-2三角積分調變器頻譜圖…………………………53
圖4.1 (a)MASH 2-2三角積分調變器第一級的實際電路…………55
圖4.1(b) MASH 2-2三角積分調變器第二級的實際電路…………56
圖4.2 動態偏壓電路圖……………………………………………57
圖4.3 運算放大器的電路圖………………………………………58
圖4.4 切換式電容之共模回授電路……………………………59
圖4.5 全差動式比較器電路圖…………………………………61
圖4.6 量化器之電路圖…………………………………………62
圖4.7 具有SR Latch之全差動式比較器電路圖………………62
圖4.8 非重疊時脈產生器電路…………………………………63
圖4.9 四階超取樣ΔΣ調變器之輸出頻譜圖(Pre-simulation)……64
圖4.10 四階超取樣ΔΣ調變器之動態範圍………………………65
圖4.11 考量製程偏移時四階超取樣ΔΣ調變器之輸出頻譜圖… 66
圖4.12 考量電壓變動時四階超取樣ΔΣ調變器之輸出頻譜圖…67
圖4.13 MASH 2-2三角積分調變器佈局圖………………………68

表目錄
表3.1 MASH 2-2的四階架構之係數………………………………………50
表4.1 實際電路的電容係數……………………………………55
表4.2不同運算放大器效能的比較……………………………58
表4.3不同電流下運算放大器的效能……………………………59
表4.4 ΔΣ調變器整體的效能……………………………………65
表4.5ΔΣ調變器整體效能的比較…………………………………66
表4.6考慮不同變異下四階系統的SNDR值……………………67
參考文獻 [1] D. B. Kasha, W. L. Lee, and A. Thomsen, “A 16-mW, 120-dB Linear Switched-Capacitor Delta-Sigma Modulator with Dynamic Biasing,” IEEE Journal of Solid-State Circuits, vol. 34, no. 7, pp. 921-926, July 1999.
[2] A. Marques, V. Peluso, M. Steyaert, and W. Sansen, “Analysis of the Trade-off between Bandwidth, Resolution, and Power in ΔΣ Analog to Digital Converters,” ICECS, pp. 153-156, 1998.
[3] F. Medeiro, B. Perez-Verdu, and A. Rodriguez-Vazquez, Top-Down Design of High-Performance Sigma-Delta Modulators, Kluwer Academic Publishers, 1999.
[4] D. A. Johns and K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, 1997.
[5] R. Naiknaware and T. S. Fiez, “Process-Insensitive Low-Power Design of Switched-Capacitor Integrators,” IEEE Trans. Circuits Syst. I, vol. 51, pp. 1940–1952, Oct. 2004.
[6] U. Chilakapati and T. S. Fiez, “Effect of Switch Resistance on the SC Integrator Settling Time,” IEEE Trans. Circuits Syst. Ⅱ, vol. 46, pp. 810–816, Jun. 1999.
[7] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2000.
[8] P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, OXFORD, 2002.
[9] R. Schreier and G. C. Temes, “Understanding Delta-Sigma Data Converters,” John Wiley & Sons, 2005.
[10] E. C. Ifeachor and B. W. Jervis, “Digital Signal Processing a Practical Approach,” Addiso-Wesley, 1995.
[11] P. Malcovati, S. Brigati, F. Francesconi, F. Maloberti, P. Cusinato, and A. Baschirotto, “Behavioral Modeling of Switched-Capacirot Sigma-Delta Modulators,” IEEE Trans. Circuits Syst.Ⅰ, vol. 50, pp. 352–364, Mar. 2003.
[12] L. A. Williams and B. A. Wooley, “A Third-Order Sigma-Delta Modulator with Extended Dynamic Range,” IEEE Journal of Solid-State Circuits vol. 29, pp. 193–202, MAR. 1999.
[13] S. Rabii and B. A. Wooley, “A 1.8-V Digital-Audio Sigma-Delta Modulator in 0.8-um CMOS,” IEEE Journal of Solid-State Circuits vol. 32, pp. 783–796, JUN. 1997.
[14] S. Rabii and B. A. Wooley, The Design of Low-Voltage, Low-Power Sigma-Delta Modulators, Kluwer Academic Publishers, 1999.
[15] J. M. Garcia-Gonzalez, S. Escalera, J. M. de la Rose, O. Guerra, F. Medeiro, R. del Rio, B. Perez-Verdu, and A. Rodriguez-Vazquez, “A 0.35um CMOS 17-bit@40kS/s Sensor A/D Interface Based on A Programmable-Gain Cascade 2-1 Modulator,” ISCAS, pp. 205-208, 2004.
[16] J. M. de la Rose, S. Escalera, B. Perez-Verdu, F. Medeiro, O. Guerra, R. del Rio, and A. Rodriguez-Vazquez, “A CMOS 110-dB @40-kS/s Programmable-Gain Chopper-Stabilized Third-Order 2-1 Cascade Sigma-Delta Modulator for Low-Power High-Linearity Automotive Sensor ASICs,” IEEE Journal of Solid-State Circuits, vol. 40, no. 11, pp. 2246-2264, Nov 2005.
[17] M. Yavari, M. R. Hasanzadeh, J. Talebzadeh, and O. Shoaei, “A 3.3-V 18-bit Digital Audio Sigma-Delta Modulator in 0.6-um CMOS,” ISCAS, pp. 640-643, 2002.
[18] F. Medeiro, B. Perez-Verdu, and A. Rodriguez-Vazquez, “A 13-bit, 2.2-MS/s, 55mW Multibit CascadeΣΔModulator in CMOS 0.7-μm Single-Poly Technology,” IEEE Journal of Solid-State Circuits, vol. 34, no. 6, pp. 748-760, Jun 1999.
[19] F. Medeiro, B. Perez-Verdu, J. M. de la Rosa, and A. Rodriguez-Vazquez, “Fourth-Order Cascade SCΣΔModulators: A Comparative Study,” IEEE Trans. Circuits Syst.Ⅰ, vol. 45, pp. 1041–1051, Oct. 1998.
論文使用權限
  • 同意紙本無償授權給館內讀者為學術之目的重製使用,於2009-02-08公開。
  • 同意授權瀏覽/列印電子全文服務,於2009-02-08起公開。


  • 若您有任何疑問,請與我們聯絡!
    圖書館: 請來電 (02)2621-5656 轉 2281 或 來信