淡江大學覺生紀念圖書館 (TKU Library)
進階搜尋


下載電子全文限經由淡江IP使用) 
系統識別號 U0002-1712200716165200
中文論文名稱 適用寬頻操作且具有快速鎖定及低抖動特性之延遲鎖定迴路
英文論文名稱 A Wide-Range DLL-Based Frequency Multiplier with Fast-Locked and Jitter-Bounded Features
校院名稱 淡江大學
系所名稱(中) 電機工程學系碩士班
系所名稱(英) Department of Electrical Engineering
學年度 96
學期 1
出版年 97
研究生中文姓名 林盟峰
研究生英文姓名 Meng-Feng Lin
學號 694390047
學位類別 碩士
語文別 中文
口試日期 2007-11-16
論文頁數 84頁
口試委員 指導教授-郭建宏
委員-楊榮吉
委員-江正雄
委員-黃弘一
中文關鍵字 延遲鎖定迴路  假死區  低抖動 
英文關鍵字 Delay-Locked Loop(DLL)  Pseudo Dead Zone  Low Jitter 
學科別分類 學科別應用科學電機及電子
中文摘要 電路系統中的時脈訊號已越來越快,都是幾百MHz以上在高速的操作之下分佈在整個系統的時脈遭遇許多問題,這是些問題有時候會嚴重到影響整個系統的效能。因此對於整個系統的時脈同步和快速的鎖定頻率就非常的重要,時脈同步的技術通常使用鎖相迴路(PLL)或延遲鎖定迴路(DLL)去完成整個系統的整合。延遲鎖定迴路和鎖相迴路在現今無線通訊上有很多應用,例如:無線區域網路(WLANs)、行動電話及衛星通訊設備…等等,然而越來越多應用採用延遲鎖定迴路,主要原因是雜訊累積的問題,因為延遲鎖定迴路不會在壓控延遲線(VCDL)上累積雜訊,所以成為比較受歡迎的架構。他們功能在於鎖定相位,可以使電路的時脈同步並減少非理想效應所產生的偏差。由於延遲鎖定迴路具有穩定及雜訊不會累積的特性,所以比起鎖相迴路更廣泛地使用在許多應用上,如:時脈回復和本地震盪器電路,然而傳統架構的延遲鎖定迴路還是有缺點存在,例如鎖定範圍太小,鎖定時間太長…等等。改善延遲鎖定迴路這些缺點是個很有挑戰的研究,因此我們設計及實現延遲鎖定迴路。
在本論文裡亦將從快速鎖定(Fast-Locking)、寬頻操作(Wide-Range Operation)及低抖動(Low Jitter)三項特點同時進行考量,以達到改善的目標。
我們針對延遲鎖定迴路的缺點做改善,分別對其三項特點提出改善架構,提出的改善架構分別都改善了一項缺點,改善的架構特性敘述如下:
第一,根據延遲鎖定迴路輸入的頻率,我們提出了一個初始控制之可程式化的預先電壓設定電路(Programmable Charging Circuit)的機制給回授濾波器一個適當電壓來加速延遲鎖定迴路鎖定,鎖定時間都可被縮短至n個時脈週期的時間。
第二, 我們提出一個新的倍頻器,它能使用較少的元件來實現倍頻電路,以提升可操作範圍和應用。而新架構中的壓控延遲線使用虛擬差動延遲元件(pseudo-differential delay cells)的差動輸出當作倍頻器的輸入,使其得到接近50%的工作週期(duty cycle)時脈。
第三,我們利用雙延遲回授的架構,利用整個架構鎖定之後我們利用可調的延遲元件,在兩個相位頻率偵測器(Phase Frequency Detector,PFD)中產生一個虛擬的相位頻率偵測器,而這個虛擬的相位頻率偵測器具有一個虛擬死區(Pseudo Dead Zone),使用這兩個相同的相位頻率偵測器去動作,輸入參考訊號會經過延遲,根據這個延遲讓兩個相位頻率偵測器會產生夾(Bounded)的動作,而這樣的架構特點是可以將鎖定後的輸出訊號具有比較小的抖動(Jitter)。
我們所提出改善的延遲鎖定迴路架構,利用0.18um1P6M CMOS 製程參數設計且操作電壓為1.8V,此電路可操作範圍為200MHz到2.2GHz。鎖定時間最少只需要6個週期,而且在250MHz的輸入參考頻率下的峰對峰值的抖動(Peak-to-peak jitter)為53.6ps,此時消耗的功率為31.6mW。此電路以完成佈局設計,核心佈局面積為0.34x 0.41mm2,此電路設計獲得國家晶片設計中心“A”等的審查結果。
英文摘要 With the extensive growth of the demand for high speed system, the required clock rate continues increasing. Thus, the issue of the clock synchronization among IC modules becomes more and more important, which results in a great improvement on the clock skew buffer and the data link technology. Though the Phase-locked loops (PLLs) provides a well locking loop for the clock synchronization, its inherent high-order loop and jitter accumulation nature make the high-accuracy PLL design difficult. On the other hand, the Delay-locked loops (DLLs) become more favourable than the PLL recently due to its no jitter accumulation in VCDL. DLLs are widely used in wireless telecommunications, such as wireless local area net-works (WLANs), mobile and satellite communications. DLLs and PLLs play an important role in the phase locked and the clock synchronization.
With the characteristics of stability and no noise accumulation, the DLL is more widely used than PLL in many applications, such as Time Recovery and Local Oscillator, which makes the DLL more and more important. However, there are still some disadvantages existing in traditional DLLs, such as small locking range, long locking time, etc. It is quite an interesting research for improving such disadvantages in traditional DLLs.
In this thesis, we design and implement the DLL. Thus, while designing the improved circuit architecture, the fast-locking, wide-range operation, and low jitter are three main considerations. And then for each feature, we have to further improve the original structure to achieve our goals. We present three methods to improve the whole architecture, which is shown as follows:
1. According to the frequency from the input to the DLL, we provide a proper voltage for the loop filter to accelerate the locking time with a programmable charging circuit (PCC). The locking time will be shortened by several times of the period of the clock, which makes a substantial reduction of locking time.
2. A novel frequency multiplier is presented. Less devices are used for the implementation, and thus, the operation range and application of such frequency multiplier will be raised.
3. The tow different delay feedbacks architecture is used. By means of such architecture, we use a tunable delay to generate a new PFD between PFD01 and PFD02 after SW2 turns on. The new PFD has a pseudo dead zone. With two identical PFDs, the input reference signal will be delayed, which will make those two PFDs bounded. With the pseudo dead zone, the output clock of the DLL will have small jitter than with single PFD. The architecture can make the locked output signal have less jitter.
The proposed DLL has been fabricated in 0.18um1P6M CMOS technology. From the simulation results, the proposed DLL-based frequency multiplier can operates in a wide range from 200MHz to 2.2GHz. Meanwhile, at the frequencies in such range, the minimum locking time of the DLL can be as less as six clock cycles. The simulated peak-to-peak jitter of the DLL is 53.6 ps at a frequency of 250MHz. The power consumption of the presented DLL is 31.6mW with a 1.8V supply voltage.
論文目次 目錄


中文摘要……………………………………………………… I
英文摘要………………………………………………… IV
目錄……………………………………………………… V

圖目錄…………………………………………………… VII
表目錄………………………………………………………… XI

第一章 序論……………………………………………………… 1

1.1背景……………………………………………………… 1
1.2研究動機…………………………………………………… 2
1.3論文概要…………………………………………………… 3

第二章 延遲鎖定迴路基本架構討論…………………………… 5

2.1 延遲鎖定迴路的種類……………………………… 5
2.2 傳統的延遲鎖定迴路架構介紹……………………… 6
2.2.1鎖定範圍討論…………………………………… 7
2.2.2系統穩定性分析……………………………………… 10
2.2.3時脈抖動(Jitter)問題……………………… 15
2.2.3.1週期循環對週期循環抖動……………………………… 18
2.2.3.2週期抖動………………………………………………… 19
2.2.3.3長期的抖動……………………………………………… 21
2.2.4時脈錯離………..……………………………………… 21
2.3 傳統延遲鎖定迴路基本電路介紹…………………… 25
2.3.1相位偵測器(PD)…….....…………………… 25
2.3.2電荷幫浦(CP)……………………………… 27
2.3.3電壓控制延遲線(VCDL)……………………………… 28
2.3.4相位頻率偵測器和電壓幫浦動作原理……………… 30

第三章 適用寬頻操作之快速鎖定延遲鎖定路……………… 32

3.1傳統架構的延遲鎖定迴路操作原理……………………… 33
3.2新延遲鎖定迴路的架構和描述 ……………………………… 34
3.2.1快速鎖定延遲鎖定迴路…………………………… 34
3.2.2切換控制電壓的演算法…………………………… 36
3.2.3倍頻器………………………………………………… 38
3.3電路元件設計………………………………………………… 40
3.3.1延遲元件…………………………………………… 40
3.3.2可程式化的預先電壓設定電路……………………… 41
3.3.3起動電路…………………………………………… 44
3.3.4倍頻器………………………………………………… 45
3.4模擬與量測結果……………………………………………… 46
3.4.1模擬結果…………………………………………… 46
3.4.2量測環境考量………………………………………… 47
3.4.3量測結果…………………………………………… 49
3.5總結………………………………………………………… 55

第四章 適用寬頻操作且具有快速鎖定及低抖動特性之延遲鎖定迴路倍頻器………………… 56

4.1新延遲鎖定迴路的架構和描述………………………… 57
4.1.1架構原理說明…………………………………… 57
4.1.2快速鎖概念………………………………………… 59
4.1.3雙延遲迴授原理………………………………… 61
4.1.4切換控制電壓的演算法……………………………… 66
4.2模擬與量測結果…………………………………………… 68
4.2.1模擬結果……………………………………… 68
4.2.2量測考量……………………………………… 69
4.2.3量測結果…………………………………………… 71
4.3總結...………………………………………… 80

第五章 結論與未來研究方向……………………… 81

參考文獻……………………………………………… 82
圖目錄


圖1.1 系統時脈同步……………………………………………… 1
圖2.1 傳統延遲鎖定迴路方塊圖…………………………………… 6
圖2.2 鎖定失敗 (a)最大延遲狀態 (b)最小延遲狀態…………………… 8
圖2.3 諧波鎖定…………………………………………………… 9
圖2.4 傳統延遲鎖定迴路的線性模型……………………………… 10
圖2.5 迴路頻寬對鎖定時間和抖動量影響…………………… 12
圖2.6 具有輸入雜訊的延遲鎖定迴路(a)線性模型(b)波德圖… 13
圖2.7 具有電源與基板雜訊的延遲鎖定迴路(a)線性模型(b)波德
圖……………………………………………………… 14
圖2.8 時脈抖動……………………………………………………… 14
圖2.9 雜訊累積(a)震盪器(b)延遲線……………………………… 16
圖2.10 週期循環對週期循環抖動………………………………… 18
圖2.11 週期抖動……………………………………………………… 19
圖2.12 峰對峰值抖動………………………………………………… 20
圖2.13 具有高斯機率分布之取樣抖動………………………………… 20
圖2.14 長期抖動……………………………………………………… 21
圖2.15 時脈錯離(a)時脈同步(b)時脈錯離…………………………… 22
圖2.16 邊緣觸發式管線系統(a)系統(b)資料的擷取……………….... 23
圖2.17 (a) 系統讀取錯誤的資料(b) 經由延遲鎖定迴路修正時脈
錯誤……………………………………………………… 24
圖2.18 相位偵測器基本原理……………………………………… 25
圖2.19 死區(Dead zone) ……………………………………………… 26
圖2.20 三態相位偵測器(a)電路(b)狀態圖…………………………… 27
圖2.21 電荷幫浦簡單示意圖……………………………………… 28
圖2.22 標準延遲元件………………………………………………… 29
圖2.23 電壓控制延遲線架構圖………………………………………… 31

圖3.1 傳統延遲鎖定迴路方塊圖……………………………………… 33
圖3.2 輸出相位和參考頻率比較……………………………………… 34
圖3.3 新架構的延遲鎖定迴路……………………………………… 35
圖3.4 電壓控制延遲線的延遲時間正規化對控制電壓………………… 37
圖3.5 三倍倍頻器示意圖…………………………………………… 39
圖3.6 電壓控制延遲元件………………………………………… 39
圖3.7 假差動對延遲元件…………………………………………… 40
圖3.8 可程式化的預先電壓設定電路的判斷電路…………………… 42
圖3.9 可程式化的預先電壓設定電路的判斷電路………………… 43
圖3.10 起動電路的電路圖…………………………………………… 44
圖3.11 控制電壓和開關時的時序圖…………………………………… 45
圖3.12 新型倍頻器的電路架……………………………………… 46
圖3.13 輸出和輸入波形鎖定狀態在輸入頻率300MHz下……………… 47
圖3.14 量測環境考量(a)實際的環境 (b) 環境對應的寄生效應…………… 48
圖3.15 追鎖狀態量測………………………………………………… 49
圖3.16 輸入參考頻率為300MHz的追鎖狀態………………………… 50
圖3.17 輸入參考頻率為400MHz的追鎖狀態………………………… 51
圖3.18 輸入參考頻率為300MHz的時脈抖動…………………………… 52
圖3.19 輸入參考頻率為400MHz的時脈抖動…………………………… 52
圖3.20 輸入參考頻率為300MHz的5倍頻………………………… 53
圖3.21 倍頻時脈1.5GHz的時脈抖動…………………………………… 53
圖3.22 量測電路板(PCB)…………………………………………… 54
圖3.23 晶片佈局圖……………………………………………………… 55

圖4.1 新架構的延遲鎖定迴路…………………………………… 59
圖4.2 輸入參考頻率訊號和電壓控延遲線訊號比較…………………… 60
圖4.3 雙延遲迴授………………………………………………… 61
圖4.4 相位偵測器的死區…………………………………………… 62
圖4.5 雙相位頻率偵測器的死區範圍………………………………… 63
圖4.6 兩組相位頻率偵測器的動作原理說明………………………… 65
圖4.7 可微調的延遲(ΔTtune) …………………………………… 66
圖4.8 電壓控制延遲線的延遲時間正規化對控制電壓……………… 67
圖4.9 輸出和輸入波形鎖定狀態在輸入頻率250MHz下……………… 69
圖4.10 250MHz的五倍頻輸出1.25GHz…………………………… 69
圖4.11 追鎖狀態量測…………………………………………………… 70
圖4.12 暫態狀態量測………………………………………………… 71
圖4.13 輸入參考頻率為250MHz的追鎖狀態……………………… 72
圖4.14 輸入參考頻率為300MHz的追鎖狀態…………………………… 73
圖4.15 輸入參考頻率為250MHz的時脈抖動…………………………… 74
圖4.16 輸入參考頻率為300MHz的時脈抖動………………………… 74
圖4.17 時脈抖動對外接電阻關係圖…………………………………… 75
圖4.18 輸入參考頻率為250MHz的5倍頻………………………… 76
圖4.19 倍頻時脈1.25GHz的時脈抖動………………………………… 76
圖4.20 輸入參考頻率為300MHz的5倍頻…………………………… 77
圖4.21倍頻時脈1.5GHz的時脈抖動……………………………… 77
圖4.22 量測電路板(PCB)……………………………………… 78
圖4.23 晶片佈局圖……………………………………………………… 79

表目錄

表3.1 (up/dn)訊號和開關控制訊號的關係………………………… 43
表3.2 晶片量測結果歸納…………………………………………… 54
表4.1 晶片量測結果歸納………………………………………… 78
表4.2 文獻比較……………………………………………………… 79


參考文獻 [1] B. Razavi, “Monolithic phase-locked loops and clock recovery circuits: theory and design,” IEEE press, 1996.
[2] F. M. Gardner, “Charge-pump phase-lock loops,” IEEE Trans. Comm., vol. COM-28, pp.1894-1858, Nov. 1980.
[3] R. E. Best, “Phase-locked loops: theory, design and applications,” New York: McGraw-Hill, 1998.
[4] C. H. Kim, J. H. Lee, J. B. Lee, B. S. Kim, C. S. Park, S. B. Lee, S. Y. Lee, C. W. Park, J. G. Roh, H. S. Nam, D. Y. Kim, D. Y. Lee, T. S. Jung, H. Yoon, and S. I. Cho, “A 64-Mbit, 640-Mbyte/s bidirectional data strobed, double-data-rate SDRAM with a 40-mW DLL for a 256-Mbyte memory system,” IEEE J. Solid-State Circuits, vol. 33, no. 11, pp. 1703-1710, Nov. 1998.
[5] R. L. Aguiar, D. M. Santos, “Multiple target clock distribution with arbitrary delay interconnects,” IEE Electronic Letters., vol. 34, pp. 2119-2120, Oct. 1998.
[6] R. B. Watson, Jr. and R. B. Iknaian, “Clock buffer chip with multiple target automatic skew compensation,” IEEE J. Solid-State Circuits, vol. 30, no. 11, pp. 1267-1276, Nov. 1995.
[7] C. H. Kuo and Y. S. Shih, “A Frequency Synthesizer Using Two Different Delay Feedbacks,” IEEE International Symposium on Circuits and Systems, May 2005.
[8] MEAD Microelectronics Inc., “Lecture notes for phase-locked loop, oscillators, and frequency synthesizer”, 1998
[9] N. Roberts, “Phase Noise and Jitter – A Primer for Digital Designers,” Zarlink Semiconductor
[10] R. J. Baker, “CMOS Mixed-Signal Circuit Design,” Wiley Inter-Science, 1998
[11] D. H. Wolaver, “Phase-locked loop circuit design,” Prentice Hall, 1991.
[12] H. H. Chang, J. W. Lin, C. Y. Yang, S. I. Liu, A wide-range delay-locked loop with a fixed latency of one clock cycle, IEEE J. Solid-State Circuits, 37, 2002, 1021-1027.
[13] P. J. Huang, H. M. Chen, and R.C. Chang, A novel start-controlled phase/frequency detector for multiphase-output delay-locked loops, Proc. 4th IEEE Asia-Pacific Advanced System Integrated Circuits, Japan, 2004, 68-71.
[14] C. Kim, I. C. Hwang, and S. M. Kang, “A low-power small-area_7.28 ps jitter 1 GHz DLL-based clock generator,” IEEE J. Solid-State Circuits, vol. 37, no. 11, pp. 1414–1420, Nov. 2002.
[15] R. M. Weng, T. H. Su, C. Y Liu, and Y. F Kuo, “A CMOS delay-locked loop based frequency multiplier for wide-range operation,” IEEE International Conference on Electron Devices and Solid-State Circuits, pp.419-422, Dec. 2005.
[16] T. C. Lee and K. J. Hsiao, “The design and analysis of a DLL-based frequency synthesizer for UWB application,” IEEE J. Solid-State Circuits, vol. 41, no. 6, pp. 1245–1252, Jun. 2006.
[17] C. H. Kuo and Yi-Shun Shih, “A Frequency Synthesizer Using Two Different Delay Feedbacks,” The 2005 IEEE International Symposium on Circuits and Systems, May 2005.
[18] T. Matano, Y. Takai, T. Takahashi, Y. Sakito, I. Fujii, Y. Takaishi, H. Fujisawa, S. Kubouchi, S. Narui, K. Arai, M. Morino, M. Nakamura, S. Miyatake, T. Sekiguchi, K. Koyama, “A 1-Gb/s/pin 512-Mb DDRII SDRAM using a digital DLL and a slew-rate-controlled output buffer,” in Symp. VLSI Circuits Dig. Tech. Papers, pp.112-113, June, 2002.
[19] J. T. Kwak, C. K. Kwon, K. W. Kim, S. H. Lee, and J. S. Kih, “Low cost high performance register-controlled digital DLL for 1 Gbps_32 DDR SDRAM,” in Symp. VLSI Circuits Dig. Tech. Papers, pp.283-284, 2003.
[20] K. H. Cheng, S. M. Chang, Y. L. Lo, and S. Y. Jiang, “A 2.2GHz programmable DLL-Based frequency multiplier for SOC applications,” IEEE Asia-Pacific Advanced System Integrated Circuits. pp.72–75, Aug. 2004.
[21] H. H. Chang, and S. I. Liu, “A wide-range and fast-locking all-digital cycle-controlled delay-locked loop,” IEEE J. Solid-State Circuits, vol. 408, no. 3, pp. 661-670, Mar. 2005.
[22] J. H. Kim, Y. H. Kwak, M. Kim, S. W. Kim, and C. Kim, “A 120-MHz-1.8-GHz CMOS DLL-based clock generator for dynamic frequency scaling,” IEEE J. Solid-State Circuits, vol. 41, no. 9, pp. 2077-2082, Sep. 2006.
論文使用權限
  • 同意紙本無償授權給館內讀者為學術之目的重製使用,於2010-12-28公開。
  • 同意授權瀏覽/列印電子全文服務,於2010-12-28起公開。


  • 若您有任何疑問,請與我們聯絡!
    圖書館: 請來電 (02)2621-5656 轉 2281 或 來信