淡江大學覺生紀念圖書館 (TKU Library)
進階搜尋


  查詢圖書館館藏目錄
系統識別號 U0002-1102201109193300
中文論文名稱 雙 U 型缺陷接地結構共模濾波器之研究
英文論文名稱 A Double U - Shaped Common Mode Filter On Defected Ground Structures
校院名稱 淡江大學
系所名稱(中) 電機工程學系碩士在職專班
系所名稱(英) Department of Electrical Engineering
學年度 99
學期 1
出版年 100
研究生中文姓名 吳惠雯
研究生英文姓名 Hui-Wen Wu
學號 795440311
學位類別 碩士
語文別 中文
口試日期 2011-01-14
論文頁數 78頁
口試委員 指導教授-饒建奇
委員-楊維斌
委員-陳信全
中文關鍵字 差動訊號對  共模雜訊  缺陷接地結構  共模濾波器  饋入損耗 
英文關鍵字 Common Mode Filter  Differential Signal  Defected Ground Structures  SD2D1  SC2C1 
學科別分類 學科別應用科學電機及電子
中文摘要 本論文所提出的雙 U 型缺陷接地結構共模濾波器,主要是在非對稱差動訊號對正下方的金屬層面上蝕刻製作而成。利用相關 3D 模擬軟體,針對雙 U 型缺陷接地結構共模濾波器各物理尺寸參數來進行分析及模擬;利用改變雙 U 型蝕刻開口處的距離,進而影響其耦合關係,以改變非對稱差動訊號對的差模、共模饋入損耗值。

針對非對稱差動訊號對使用本論文所提出的雙 U 型缺陷接地結構共模濾波器,其優點之一是可降低共模雜訊,且不會影響其差動訊號對的差模訊號品質。同時也藉由差模、共模的饋入損耗及眼圖、訊號雜訊比的差異來分析使用雙 U 型缺陷接地結構的非對稱差動訊號對之相關電氣特性,並從中萃取出相關的 RLGC 矩陣及電氣特性參數,並將其電氣特性參數代入相關文獻公式內加以驗證。其優點之二是此雙 U 型缺陷接地結構共模濾波器製作容易、設計成本可有效降低,也可達到衰減共模電流及抑制共模雜訊之效果。
英文摘要 The asymmetric differential signals arrive at different times at the end, It will result in the generation of common mode noise. The common mode noise might result which might then cause timing margins and electromagnetic interference (EMI) problems.

The defected ground structures (DGS) might be utilized in all kinds of filter design. A new double U - shaped common-mode filter on defected ground structures can degrade common mode current and attenuation common mode insertion loss (SC2C1), but will not influence the differential mode insertion loss (SD2D1). The simulated results indicate that
the differential mode insertion loss is less than -3 dB and the common mode insertion loss is less than -3.3 dB (form 0 to 10 GHz). Show in the relevant literature, the insertion loss close to 0 dB, meaning that the entire signals is transmitted the insertion loss the smaller.

This is the double U - shaped common-mode filter advantage. It cans attenuation common mode noise, but will not influence the asymmetric differential signals is transmitted and lower costs.
論文目次 誌謝頁-I-
目錄-II-
圖目錄-V-
表目錄-X-
第一章 緒論-1-
1.1 簡介-1-
1.2 研究動機-2-
1.3 論文大綱-4-
第二章 基礎設計理論-6-
2.1 差動訊號對理論基礎-6-
2.1.1 耦合微帶線 N 節點集總電路-6-
2.1.2 奇模及偶模模態-9-
2.1.3 奇模阻抗與差模阻抗-10-
2.1.4 偶模阻抗與共模阻抗-14-
2.1.5 耦合微帶線單邊傳輸線的特性阻抗-17-
2.2 共模扼流圈-19-
2.3 S 參數-21-
2.3.1 混合模態散射參數-23-
2.4 眼圖-27-
2.5 基礎耦合理論-32-
2.5.1 電耦合-33-
2.5.2 磁耦合-37-
2.5.3 混合型耦合-41-
第三章 雙 U 型缺陷接地結構共模濾波器之研究-44-
3.1 差動訊號對之阻抗設計-44-
3.2 基本設計概念-47-
3.2.1 雙 U 型缺陷接地結構共模濾波器結構尺寸-48-
3.2.2 內雙 U 型缺陷接地結構-52-
3.2.3 外雙 U 型缺陷接地結構-54-
3.2.4 雙 U 型缺陷接地結構-56-
3.3 使用雙 U 型缺陷接地結構的非對稱耦合微帶線-57-
3.3.1 RLGC 矩陣-59-
第四章 雙 U 型缺陷接地結構共模濾波器之應用分析-64-
4.1 非對稱差動訊號對的電場、磁場分佈-64-
4.2 差動訊號對長度誤差-66-
4.2.1 差模及共模饋入損耗差異-67-
4.2.2 眼圖差異-69-
4.2.3 訊號雜訊比-71-
第五章 結論-74-
參考文獻-76-

圖表目錄

圖目錄

圖 1.1 非對稱差動訊號對產生的共模雜訊-2-
圖 1.2 缺陷型接地結構濾波器及等效電路-4-
圖 2.1 耦合微帶線N 個節點的集總電路模型-8-
圖 2.2 傳輸模態
(a) 奇模模態 (b) 偶模模態 (c) 奇模訊號及偶模訊號-9-
圖 2.3 電場及磁場分佈
(a) 奇模電場分佈 (b) 奇模磁場分佈
(c) 偶模電場分佈 (d) 偶模磁場分佈-10-
圖 2.4 奇模阻抗及差模阻抗的差異
(a) 奇模阻抗 (b) 差模阻抗-11-
圖 2.5 互容及接地電容-13-
圖 2.6 偶模阻抗及共模阻抗的差異
(a) 偶模阻抗 (b) 共模阻抗-15-
圖 2.7 訊號傳輸路徑與訊號返回路徑-18-
圖 2.8 共模扼流圈結構與等效電路
(a) 差模電流傳輸方向 (b) 共模電流傳輸方向-20-
圖 2.9 S 參數方塊示意圖-21-
圖 2.10 S 參數相關波形
(a) S11 波形 (b) S12 波形
(c) S21 波形 (d) S22 波形-23-
圖 2.11 四埠 S 參數-24-
圖 2.12 混合模態散射參數示意圖-24-
圖 2.13 由八個狀態所構成的眼圖-28-
圖 2.14 眼圖參數-30-
圖 2.15 浴缸曲線參數-31-
圖 2.16 單位間隔-31-
圖 2.17 微帶線交錯耦合共振器架構
(a) 電耦合 (b) 磁耦合 (c) 混合型耦合-32-
圖 2.18 電耦合共振器等效集總電路模型-33-
圖 2.19 π 型網路-35-
圖 2.20 電耦合 π 型等效電路-35-
圖 2.21 磁耦合共振器等效集總電路模型-37-
圖 2.22 T 型網路-39-
圖 2.23 磁耦合 T 型等效電路-39-
圖 2.24 混合型耦合 T 型與 π 型網路-41-
圖 2.25 混合型耦合等效 T 型與 π 型等效電路-42
圖 3.1 耦合微帶線結構-45-
圖 3.2 偶模阻抗不同的差動訊號對所形成之眼圖
(a) 偶模阻抗為124.302 Ω (b) 偶模阻抗為65.6827 Ω-46-
圖 3.3 非對稱的差動訊號對的 SD2D1 及 SC2C1-48-
圖 3.4 物理尺寸及電流路徑
(a) 雙 U 型缺陷接地結構尺寸
(b) 雙 U 型缺陷接地結構的電流流經路徑-49-
圖 3.5 對稱耦合微帶線及其差模饋入損耗 SD2D1-50-
圖 3.6 對稱耦合微帶線及其共模饋入損耗 SC2C1-50-
圖 3.7 使用雙 U 型缺陷接地結構的對稱耦合微帶線及其 SD2D1-51-
圖 3.8 使用雙 U 型缺陷接地結構的對稱耦合微帶線及其 SC2C1-51-
圖 3.9 內雙 U 型缺陷接地結構-52-
圖 3.10 兩開口處相對應的內雙 U 型結構之間間距 S1 模擬
(a) 差模饋入損耗 SD2D1 (b) 共模饋入損耗 SC2C1-53-
圖 3.11 外雙 U 型缺陷接地結構-54-
圖 3.12 兩開口處相對應的外雙 U 型結構之間間距 S2 模擬
(a) 差模饋入損耗 SD2D1 (b) 共模饋入損耗 SC2C1-55-
圖 3.13 使用雙 U 型缺陷接地結構的對稱耦合微帶線-56-
圖 3.14 使用DGS 的對稱耦合微帶線及沒有使用DGS 的對稱耦合
微帶的 SD2D1及 SC2C1-57-
圖 3.15 使用雙 U 型缺陷接地結構的非對稱耦合微帶線-58-
圖 3.16 使用雙 U 型缺陷接地結構的非對稱耦合微帶線的
SD2D1 及 SC2C1-58-
圖 3.17 用於傳輸線的損耗 RLGC 模型-59-
圖 3.18 使用雙 U 型缺陷接地結構的非對稱耦合微帶線之RLGC 矩陣-61-
圖 3.19 耦合線的 RLGC 模型-61-
圖 4.1 對稱差動訊號對邊緣電場、磁場分佈
(a) 邊緣電場 (b) 邊緣磁場-65-
圖 4.2 非對稱差動訊號對邊緣電場、磁場分佈
(a) 邊緣電場 (b) 邊緣磁場-65-
圖 4.3 由接收端觀察得到的訊號偏移狀況-66-
圖 4.4 差動訊號對長度誤差 (Skew=2*Y)-67-
圖 4.5 不同長度誤差所造成的差模饋入損耗 SD2D1-68-
圖 4.6 不同長度誤差所造成的共模饋入損耗 SC2C1-68-
圖 4.7 眼圖模擬
(a) 未使用雙 U 型缺陷接地結構的對稱差動訊號對
(b) 使用雙 U 型缺陷接地結構的非對稱差動訊號對-70-
圖 4.8 訊號雜訊比-72-
圖 4.9 訊號雜訊示意圖-72-

表目錄

表 3.1 差動訊號對設計參數-45-
表 3.2 不同結構 RLGC 矩陣萃取、計算所得的參數-63-
表 4.1 為兩種不同結構的眼圖參數-71-
表 4.2 兩種不同結構的訊號雜訊比-72-
參考文獻 [1] Eric Bogatin, Signal and Power Integrity - Simplified (Second Edition),Prentice Hall, 2009.
[2] Mark I. Montrose, Printed Circuit Board Design Techniques for EMC Compliance, New York : IEEE Press,1996.
[3] 魏士豪,“嵌入式共模雜訊抑制器之研究,”成功大學電機工程所碩士論文,June 2003,pp.5-9.
[4] Bruce R. Archambeault, James Drewniak, PCB Design For Real - World EMI Control , Baker & Taylor Books, Aug 2002.
[5] 柯 文,“應用交指型微帶線與背板挖地架構且具有寬抑止頻帶的平行耦合帶通濾波器,”逢甲大學資訊電機工程所碩士論文,July 2006,pp.30-38.
[6] Elya B, Joffe Kai-Sang Lock , Grounds for Grounding - A Circuit to System Handbook, John Wiley & Sons Inc, 2010.
[7] 謝金明,“高速數位電路設計暨雜訊防制技術,”全華科技圖書公司,台北,July 2003.
[8] Stephen H. Hall , Garrett W. Hall , James A. McCall, High Speed Digital - A Handbook of Interconnect Theory and Design Practices, John Wiley & Sons Inc, August 2000.
[9] Richard Mellitz, Crosstalk - Overview and Modes, Intel, 2004, pp.19-25.
[10] 陳志輝,“多層低溫共燒陶瓷共模濾波器之模態轉換的改善,”逢甲大學資訊電機工程所碩士論文,July 2007,pp.9-10.
[11] 黃志億,“封裝基板上差動對繞線設計之研究,”中山大學電機工程學系 IC 封裝產業研發專班碩士論文,July 2007,pp.29-32.
[12] 祁子年,“高速數位通訊系統眼圖原理簡介,” 安捷倫科技電子儀器事業群技術部,Jan 2009.
[13] 于越,“利用步階阻抗特性與彎曲線完成小型化耦合共振帶通濾波器,”台灣科技大學電子工程系碩士論文,July 2007,pp.20-28.
[14] Wei-Tzong Liu, Chung-Hao Tsai, Tzu-Wei Han, and Tzong-Lin WuAn,An Embedded Common-Mode Suppression Filter for GHz Differential Signals Using Periodic Defected Ground Plane, IEEE, August 2008.
[15] 吳書榮, “以 HU 形狀之缺陷式接地面設計高速差模訊號中寬頻共模濾波器研究,”台灣大學電機工程系產業研發專班碩士論文,July 2007,pp.21-22.
[16] Stephen C. Thierauf, High-speed circuit board signal integrity , Baker & Taylor Books, Feb 2004.
[17] Brian Young , Digital Signal Integrity : Modeling and Simulation with Interconnects and Packages , Prentice Hall PTR, Oct, 2000.
[18] 徐玉宗,“Eye Pattern & SATA II 量測技術研討會,”佳燁科技,June 2006.
論文使用權限
  • 同意紙本無償授權給館內讀者為學術之目的重製使用,於2016-03-07公開。
  • 不同意授權瀏覽/列印電子全文服務。


  • 若您有任何疑問,請與我們聯絡!
    圖書館: 請來電 (02)2621-5656 轉 2281 或 來信