淡江大學覺生紀念圖書館 (TKU Library)
進階搜尋


下載電子全文限經由淡江IP使用) 
系統識別號 U0002-0808201210284700
中文論文名稱 快速反應之低壓降線性穩壓器-使用電壓偵測模式之自適應參考控制電路
英文論文名稱 A Fast Response of the Low-Dropout Linear Regulator with the Voltage Detection Mode of the Adaptive Reference Control Circuit
校院名稱 淡江大學
系所名稱(中) 電機工程學系碩士在職專班
系所名稱(英) Department of Electrical Engineering
學年度 100
學期 2
出版年 101
研究生中文姓名 林天安
研究生英文姓名 Tien-An Lin
學號 795440279
學位類別 碩士
語文別 中文
口試日期 2012-06-14
論文頁數 75頁
口試委員 指導教授-江正雄
共同指導教授-余繁
委員-吳紹懋
委員-周煌程
委員-楊維斌
委員-施鴻源
中文關鍵字 電壓偵測模式  快速反應  低壓降線性穩壓器 
英文關鍵字 Voltage detection mode  fast transient response LDO  Adaptive Reference control 
學科別分類 學科別應用科學電機及電子
中文摘要 隨著可攜式電子產品的發展與盛行,低功率高效率成為可移動式電子產品的首要考量,因此利用電池提供電源的電子電路必須工作在低電壓低電流以降低能量消耗,使得電池可以長時間的工作。此外,在製程技術不斷進步的同時,由於可靠度的考量,其工作電壓也必須隨著製程進步而降低,為了節省功率的消秏,穩壓器常被用來降低工作電壓。
本論文之內容為設計及實現一個具有快速暫態響應之低壓差線性穩壓器,利用電壓偵測模式實現一個自適應參考控制電路,改善低壓降線性穩壓器的暫態響應,透過電壓偵測暫態時的輸出電壓與穩態電壓的變化,藉由自適應參考控制電路調整帶差能隙參考電壓來微調輸出電壓,加快鎖定時間使額定電壓穩定輸出,透過前/後模擬可以看出改善的部份,的確可以避免因鎖定電壓時間過久所造成不必要的功耗。此電壓偵測電路及ARC控制電路將透過CIC,使用台灣積體電路的CMOS 0.35um 2P4M 3.3V/5V mixed-mode製程投片驗證,此佈局面積約為1.2143 mm * 0.93465mm,工作電壓範圍為3.1V至5V固定輸出3 V,設計最大輸出電流為100mA。
英文摘要 The fast growing demand of portable and battery-operated electronic systems has driven the efforts to reduce power consumption or to improve the efficiency of these electronic equipments. Regulator are essential for most electrically powered systems which include the prevalent portable equipments. Regulators are required to reduce the voltage variations of the battery. Besides, regulation are often utilized to provide a lower voltage from a higher input voltage for power reduction. Current trend in portable or battery-powered electronics demands ultra-low-power consumption or high operating efficiency to prolong the service time of these battery-operated equipments.
This thesis deals with the design and realization of a low-dropout linear regulator with a fast transient response. It applies voltage detection mode to realize an adaptive reference control circuit for improving the transient response of the linear regulator. The voltage detection circuit and the adaptive reference control circuit is implemented by using a CMOS 0.35 um 2P4M 3.3V5V mixed-mode chip of Taiwan Semiconductor (TSMC). Its layout area is about 1.2143mm x 0.93465mm. Its operating voltage ranges from 3.1V to 5V with fixed output of 3.0V and its maximum output current of the design is 100mA.
論文目次 中文摘要.................................................. I
英文摘要.................................................. III
目錄...................................................... V
圖目錄.................................................... VIII

表目錄.................................................... Ⅻ

第一章 緒論…………………………………………………………………1
1.1 低壓降線性穩壓器產業應用分析及前景…………………………1
1.2 研究動機……………………………………………………………2
1.3 論文架構……………………………………………………………2
第二章 低壓降線性穩壓器概論……………………………………………4
2.1 低壓降線性穩壓器的基本架構與原理……………………………4
2.2 低壓降線性穩壓器的重要參數定義………………………………5
2.2.1 輸出電壓差(Dropout Voltage) …………………………… 5
2.2.2 線性調節率(Line Regulation) …………………………… 6
2.2.3 負載調節率(Load Regulation). ………………………… 8
2.2.4 靜態電流(Quiescent Current) …………………………… 8
2.2.5 電源效率(Efficiency) . ……………………………………9
2.2.6 輸出準確率(Output accuracy)... …………………………10
2.2.7 暫態響應(Transient response) ……………………………12
2.2.8 等效串聯電阻穩定範圍(Stable Range of ESR) ……… 13
2.2.9 頻率響應(Frequency response) ………………………… 15
2.2.10 輸出雜訊電壓(Output noise voltage) ……………………19
第三章 低壓降線性穩壓器電路結構及穩定度分析 ………………… 20
3.1 能隙參考電壓源 ……………………………………………… 20
3.1.1 負溫度係數的電壓 ………………………………………20
3.1.2 正溫度係數的電壓 ………………………………………21
3.1.3 零溫度係數參考電壓之產生 ……………………………22
3.1.4 電路上的實現 ……………………………………………23
3.2 誤差放大器 ………………………………………………………24
3.2.1 單級運算放大器 …………………………………………25
3.2.2 串疊運算放大器 …………………………………………26
3.2.3 折疊串疊運算放大器 ……………………………………29
3.3 輸出結構 …………………………………………………………31
3.3.1 雙載子電晶體輸出 ………………………………………31
3.3.2 MOS電晶體輸出………………………………………… 33
3.4 回授穩定度及頻率補償 …………………………………………33
3.4.1 等效串聯電阻 ……………………………………………35
3.4.2 極零點補償 ………………………………………………36
3.5 文獻回顧與探討………………………………………………… 38
3.5.1 Supper Current Mirror 架構原理 …………………… 38
3.5.2 Current-Boosting Voltage Buffer 架構原理 ……………39
3.5.3 Adaptive reference control 架構原理 ………………… 41
3.5.4 Quick Response Circuit 架構原理 …………………… 43
第四章 電壓模式自適應參考控制之低壓降線性穩壓器電路設計 ……47
4.1 本論文中低壓降線性穩壓器之電路簡介 ………………………47
4.2 能隙電壓參考電路 ………………………………………………48
4.3 基本LDO電路 ……………………………………………………52
4.4 記憶電路 …………………………………………………………54
4.5 電壓偵測比較電路 ………………………………………………55
4.6 參考電壓控制器與動態推挽電路(自適應參考電路) ………… 57
4.7 頻率補償電路 ……………………………………………………58
4.8 輸出結構 …………………………………………………………59
4.9 全電路模擬與晶片佈局及量測 …………………………………60
第五章 結論 ………………………………………………………………69
5.1 結論與未來展望 …………………………………………………69
參考文獻 ………………………………………………………………… 73


圖目錄

圖2.1 低壓降線性穩壓器基本架構 ……………………………………4
圖2.2 低壓降線性穩壓器輸出與輸入電壓關係 ………………………5
圖2.3 低壓降線性穩壓器電路架構 ……………………………………7
圖2.4(a) 靜態電流 …………………………………………………………9
圖2.4(b) 待機電流 …………………………………………………………9
圖2.5(a) 輸出電壓誤差………………………………………………………10
圖2.5(b) 誤差放大器電壓偏移……………………………………………11
圖2.5(c) 電阻值誤差………………………………………………………12
圖2.6 步階負載…………………………………………………………12
圖2.7 輸出電壓對於負載之變化………………………………………13
圖2.8 真實電容模型……………………………………………………14
圖2.9 等效串聯電阻值穩定範圍………………………………………14
圖2.10 電容規格表………………………………………………………14
圖2.11 交流等效電路……………………………………………………15
圖2.12 無頻率補償之頻率響應…………………………………………17
圖2.13 過大等效串聯電阻值之頻率響應………………………………17
圖2.14 過小等效串聯電阻值之頻率響應………………………………18
圖2.15 適當等效串聯電阻值之頻率響應………………………………18
圖3.1 正溫度係數電壓之產生…………………………………………21
圖3.2 零溫度係數參考電壓之產生……………………………………22
圖3.3 電路實現能隙參考電壓源………………………………………23
圖3.4 另ㄧ種能隙參考電壓……………………………………………24
圖3.5 單級運算放大器…………………………………………………26
圖3.6 基本串疊組態……………………………………………………27
圖3.7 主動式串疊組態…………………………………………………27
圖3.8 望遠鏡式串疊運算放大器………………………………………28
圖3.9 NMOS差動輸入組態之折疊串疊運算放大器……………………29
圖3.10 PMOS差動輸入組態之折疊串疊運算放大器...…………………30
圖3.11 線性穩壓器輸出結構……………………………………………32
圖3.12 輸出阻抗示意圖…………………………………………………35
圖3.13 利用電容前饋產生零點…………………………………………36
圖3.14 產生左半平面的零點……………………………………………37
圖3.15 極零點補償低壓降線性穩壓器…………………………………37
圖3.16 超級電流鏡………………………………………………………39
圖3.17 Current-Boosting電壓緩衝器…………………………………40
圖3.18 輸出端改變架構圖………………………………………………41
圖3.19 具ARC 電路的低壓降線性穩壓器………………………………42
圖3.20 參考控制和動態推挽電路 (M>1)………………………………43
圖3.21(a) 快速反應電路……………………………………………………44
圖3.21(b) 低壓降線性穩壓器通用架構……………………………………44
圖3.21(c) 比較器電路………………………………………………………45
圖3.21(d) 充放電之電路……………………………………………………45
圖4.1 電壓偵測模式自適應快速響應的穩壓器………………………47
圖4.2 電流模式能隙電壓參考電路原理………………………………48
圖4.3 典型的CMOS帶隙電壓參考電路………………………………49
圖4.4 本論文中的能隙電壓參考電路…………………………………51
圖4.5 能隙電壓參考電路啟動模擬……………………………………51
圖4.6 零溫度係數電壓…………………………………………………52
圖4.7 基本低壓降線性穩壓器電路……………………………………52
圖4.8 誤差放大器的Gain與相位……………………………………53
圖4.9 低功耗下的放電路徑鎖定時間…………………………………53
圖4.10 使用ARC架構的放電路徑鎖定時間……………………………54
圖4.11 記憶電路…………………………………………………………55
圖4.12 觸發VB1後,將Vout記憶成VME的輸出波形………………………55
圖4.13 電壓偵測比較電路………………………………………………53
圖4.14 電壓偵測比較電路輸出波形……………………………………56
圖4.15 參考電壓控制器與動態推挽電路………………………………57
圖4.16 參考電壓控制器與動態推挽電路模擬…………………………58
圖4.17(a) 未作補償前模擬波形……………………………………………59
圖4.17(b) 快速反應電路……………………………………………………59
圖4.18 全電路示意圖……………………………………………………60
圖4.19 開機軟啟動模擬…………………………………………………61
圖4.20 線性調節穩壓模擬………………………………………………61
圖4.21 負載調節穩壓模擬………………………………………………62
圖4.22 靜態電流與輸入電壓的關係……………………………………63
圖4.23 電路佈局封裝……………………………………………………64
圖4.24 晶片照……………………………………………………………64
圖4.25 佈局示意圖………………………………………………………64
圖4.26 接腳關係圖………………………………………………………64
圖4.27 各項參數前模擬結果……………………………………………65
圖4.28 各項參數後模擬結果……………………………………………66
圖4.29 穩態電壓量測圖…………………………………………………68
圖4.30 輕/重載電壓量測圖.……………………………………………68
圖5.1 簡化的電路架構…………………………………………………70
圖5.2 用NMOS取代補償電路中的電阻 ………………………………70
圖5.3 改變VDS時電阻值的變化………………………………………71
圖5.4 簡化的電路架構…………………………………………………72


表目錄

表3.1 三種組態誤差放大器之比較……………………………………31
表3.2 文獻比較與設計規格表…………………………………………46
表4.1 前/後模擬結果與預計規格 ……………………………………67
參考文獻 [1] Hoi Lee, Philip K. T. Mok, and Ka Nang Leung, “Design of low-power analog drivers based on slew-rate enhancement circuits for CMOS low-dropout regulators ”, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS, VOL. 52, NO. 9, SEPTEMBER 2005
[2] Jeongjin Roh, “High-Performance Error Amplifier for Fast Transient DC–DC ConvertersPower Supply Cookbook”, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS, VOL. 52, NO. 9, SEPTEMBER 2005
[3] Hong-Wei Huang; Hsin-Hsin Ho; Chia-Jung Chang; Ke-Horng Chen; Sy-Yen Kuo
, “On-Chip Compensated Error Amplifier for Fast Transient DC-DC Converter” , IEEE International Conference on Electro/information Technology, May 2006.
[4] Yao, K.; Lee, K.; Xu, M.; Lee, F.C., “Optimal design of the active droop control method for the transient response”, Applied Power Electronics Conference and Exposition, 2003. APEC '03. Eighteenth Annual IEEE, Feb 2003.
[5] Hazucha, P.; Karnik, T.; Bloechel, B.A.; Parsons, C.; Finan, D.; Borkar, S. , “Area-Efficient Linear Regulator With Ultra-Fast Load Regulation”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 40, NO. 4, APRIL 2005.
[6] Man Siu; Mok, P.K.T.; Ka Nang Leung; Lam, Y.-H.; Wing-Hung Ki, “A Voltage-Mode PWM Buck Regulator With End-Point Prediction”, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS, VOL. 53, NO. 4, APRIL 2006.
[7] Dokania, R.K.; Rincon-Mora, G.A., “Cancellation of load regulation in low drop-out regulators”, ELECTRONICS LETTERS ,Vol. 38, No. 22 ,October 2002
[8] Ramirez-Angulo, J.; Gupta, S.; Padilla, I.; Carvajal, R.G.; Torralba, A.; Jimenez, M.; Munoz, F., “Comparison of Conventional and New Flipped Voltage Structures With Increased Input/output Signal Swing and Current Sourcing/Sinking Capabilities”, 48th Midwest Symposium on Circuits and Systems, Aug 2005.
[9] Carvajal, R.G.; Ramirez-Angulo, J.; Lopez-Martin, A.J.; Torralba, A.; Galan, J.A.G.; Carlosena, A.; Chavero, F.M., “The Flipped Voltage Follower: A Useful Cell for Low-Voltage Low-Power Circuit Design”, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS, VOL. 52, NO. 7, JULY 2005.
[10] Hong-Wei Huang; Chia-Hsiang Lin; Ke-Horng Chen, “High-performance low-dropout regulator achieved by fast transient mechanism”, Solid-State Circuits Conference, 2008. ESSCIRC 2008. 34th European, Sept. 2008.
[11] Ho, M.; Ka Nang Leung; Ki-Leung Mak, “A Low-Power Fast-Transient 90-nm Low-Dropout Regulator With Multiple Small-Gain Stages”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 45, NO. 11, NOVEMBER 2010.
[12] Heng, S.; Cong-Kha Pham, “Quick Response Circuit for Low-Power LDO Voltage Regulators to Improve Load Transient Response”, International Symposium on Communications and Information Technologies, (ISCIT), Oct. 2007.
[13] De Lima, J.A.; Pimenta, W.A., “A Differential-Mode Current Sensor And Its Application To A LDO Regulator”, IEEE International Symposium on Circuits andSystems,ISCAS, May 2009.
[14] 沈宗模,應用於動態多電壓調整之高效能低壓降線性穩壓器,碩士論文,淡江大學電機工程研究所。.
[15] Zhuo Ma; Wangzhi Peng; Zhikui Duan; Lunguo Xie; Yang Guo; Jihua Chen, “A Quick Transient Response LDO Regulator in Current Control Mode”, IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), Nov. 2010 .
[16] Lagos, A.E.; Chan, C.H., “A CMOS UNITY GAIN BUFFER AND ITS IMPLEMENTATION IN SAMPLED-ANALOG DELAY LINES”, Solid State Circuits Conferene, 1980. ESSCIRC 80. 6th European, Sept. 1980.
[17] Socheat Heng; Weichun Tung; Cong-Kha Pham, “Low Power LDO with Fast Load Transient Response Based on Quick Response Circuit”, ISCAS, IEEE International Symposium on Circuits and Systems, May 2009.
[18] 黃志揚,低壓降線性穩壓器頻率補償之改善方法,碩士論文,清華大學電子工
程研究所。
[19] 柯欣欣,使用高精準度電流偵測技巧之高轉換效能同步互補式金氧半降壓切換
式穩壓器低壓降線性穩壓器頻率補償之改善方法,碩士論文,中央大學電機工程
研究所。
[20] 李茙睿、黃柏源,高速切換之線性穩壓器,實作專題研究成果報告,清華大學
電機工程學系。
論文使用權限
  • 同意紙本無償授權給館內讀者為學術之目的重製使用,於2012-08-14公開。
  • 同意授權瀏覽/列印電子全文服務,於2012-08-14起公開。


  • 若您有任何疑問,請與我們聯絡!
    圖書館: 請來電 (02)2621-5656 轉 2281 或 來信