淡江大學覺生紀念圖書館 (TKU Library)
進階搜尋


系統識別號 U0002-0807200517061300
中文論文名稱 效能與耗能因素對於嵌入式系統選用CPU之影響探討-以VIA Eden x86與IBM Power PC為例
英文論文名稱 The Research of Performance and Power Consumption for Embedded System of CPUs, According to The Examples of VIA Eden x86 and IBM Power PC
校院名稱 淡江大學
系所名稱(中) 電機工程學系碩士班
系所名稱(英) Department of Electrical Engineering
學年度 93
學期 2
出版年 94
研究生中文姓名 張智華
研究生英文姓名 Chih-Hua Chang
學號 791350068
學位類別 碩士
語文別 中文
口試日期 2005-06-16
論文頁數 85頁
口試委員 指導教授-李維聰
委員-林志敏
委員-劉豐豪
中文關鍵字 嵌入式系統  北橋  南橋  消耗功率 
英文關鍵字 Embedded system  VIA Eden CPU  PowerPC CPU 
學科別分類 學科別應用科學電機及電子
中文摘要 本論文主要研究的部分是針對嵌入式系統(Embedded System)的設計與效能探討,並且比較出哪些產品適用哪些CPU架構,使得這些產品得以發揮最大的效能。本文所選的CPU有RISC(精簡指令集) CPU-PowerPC 750Fx及CISC(複雜指令集) VIA Eden CPU。在嵌入式系統裡所強調的是高效能、低功率的CPU,只要一片散熱片就可以散熱且系統穩定。這兩款CPU在嵌入式系統中都佔有一席的地位,所以我們選擇這兩顆CPU來研究。我們從主機板的設計到作業系統的載入、程式的應用、測試來做一套完整的分析。
在測試方面我們選擇使用一些網路上下載到的程式測試以及使用應用程式來測量一些數據,來比較這兩款CPU的優越地方及適合使用在哪些產品中。
英文摘要 The analysis of this thesis is for researches and design of Embedded System. In order to find out the matches for different products and CPU architecture. And make those products to have the best effectiveness.
RISC(Reduced Instruction Set Computer) CPU-PowerPC 750Fx was chosen for this thesis. This kind of CPU is a major role in the area of Embedded System. Regarding CISC(Complex Instruction Set Computer), we’ve chosen one CPU from VIA Eden CPU system. This kind of CPU is emphasized the high efficacy and low power and it’s system stable with only one radiator. That’s the reasons we chosen these 2 CPU.
The whole procedure is including the design of motherboard, the install of operating system, the application of program and the testing of program.
On testing, we chose some testing program and application program from website to measure some figures. Those figures could be found out the advantages between 2 kinds of CPU and their matches for other equipment.
論文目次 第一章 緒論..............................................1
1.1 研究背景與動機.....................................1
1.2 RSIC與CSIC的介紹與差異性...........................1
1.3 RISC CPU-PowerPC 750Fx架構.........................2
1.3.1 控制單元(Control Unit)...........................3
1.3.1.1 指令擷取單元(Instruction Fetch Unit)...........3
1.3.1.2 分支單元(Branch Unit)..........................3
1.3.1.3 指令發送單元(Instruction Dispatch Unit)........4
1.3.1.4 完成單位(Completion Unit)......................4
1.3.1.5 中斷處理邏輯(Interrupt Handling Logic Unit)....4
1.3.1.6 系統執行單元(System Execution Unit)............5
1.3.2 整數運算與浮點運算單元(Integer and Floating Point Units)...................................................5
1.3.3 載入/儲存單元(Load/Store Unit)...................5
1.3.4 快取和記憶體管理單元(Cache and Memory Unit)......5
1.4 CSIC x86CPU-VIA Eden架構...........................5
1.4.1 I-Fetch Unit.....................................7
1.4.2 Decode和Translate Unit...........................7
1.4.3 Execution Unit...................................8
1.4.4 CPU Cache........................................8
1.4.5 FP Unit..........................................8
1.4.6 MMX,3D NOW!.....................................8
1.5 管線(Pipelining)與超純量(Superscalar)技術........9
1.5.1 管線(Pipelining).................................9
1.5.2 超純量(Superscalar)技術.........................11
1.6 嵌入式系統(Embedded System)的介紹.................12
第二章 x86和PowerPC系統的介紹...........................15
2.1 x86系統架構.......................................15
2.1.1 CPU-VIA Eden 800AMhz介紹........................15
2.1.2 北橋VT8606介紹..................................16
2.1.2.1 CPU Bus.......................................17
2.1.2.2 高效能的記憶體控制介面........................17
2.1.2.3 內建ProSavage4 2D/3D繪圖晶片..................17
2.1.2.4 PCI Bus控制器.................................18
2.1.3 南橋VT82C686B介紹...............................18
2.1.4 PCI Devices.....................................19
2.2 PowerPC系統架構...................................19
2.2.1 PowerPC750Fx 800Mhz介紹.........................20
2.2.2 Articia S.......................................21
2.2.2.1 Floating Buffer...............................22
2.2.2.3 PCI Bus 1 Interface...........................22
2.2.2.4 Power Management Controller(PMC)..............22
2.2.3 南橋VT82C686介紹................................23
2.2.4 PCI Devices.....................................23
第三章 x86主機板的設計..................................24
3.1 VIA Eden CPU主機板設計............................24
3.1.1 VIA Eden CPU,VT8606和VT82C686B的封裝資料.......24
3.1.2 晶片的Power-Up Strapping設定....................25
3.1.3 頻率設定........................................26
3.1.4 電壓設定........................................28
3.1.4.1 CPU電壓(Vcore)電壓設計........................28
3.1.4.2 VTT電壓設計...................................29
3.1.4.3 2.5V電壓設計..................................30
3.1.4.4 3.3V Standby電壓設計..........................30
3.2 VIA Eden CPU設計線路..............................31
3.2.1 CPU訊號到北橋VT8606.............................31
3.2.2 CPU訊號到南橋VT82C686B..........................32
3.2.3 其他訊號........................................34
3.3 VT8606設計線路....................................35
3.3.1 CPU介面訊號.....................................35
3.3.2 記憶體訊號介面..................................37
3.3.3 PCI Bus訊號介面.................................38
3.3.4 CRT訊號輸出介面.................................39
3.3.5 其他訊號........................................40
3.3.6 Clock/Reset訊號.................................40
3.3.7 Power,Ground,和Test訊號介面...................41
3.4 VT82C686B設計線路.................................41
3.4.1 PCI Bus介面訊號.................................41
3.4.2 南橋CPU介面連接到CPU............................42
3.4.3 USB介面.........................................43
3.4.4 Power Management................................43
3.4.5 Clock/Reset訊號.................................45
3.4.6 電源............................................45
3.4.7 Ultra ATA,USB1.1,ISA BUS........................45
3.4.8 PCI Devices設計.................................45
3.5 Eden主機板電路開機順序表..........................46
3.6 作業系統和應用程式的載入..........................46
3.6.1 Install Fedora core1............................47
3.6.2 Install ALC(多媒體播放器).......................47
3.7 主機板的除錯心得..................................47
3.7.1 使用軟體及除錯儀器..............................47
3.7.2 系統不開機......................................50
3.7.3 測試記憶體不穩..................................50
3.7.4 高溫測試不穩定(40度C)...........................50
第四章 PowerPC750Fx主機板的設計.........................51
4.1 PowerPC主機板設計.................................51
4.1.1 PowerPC 750Fx,Articia S和VT82C686B的封裝資料...51
4.1.2 晶片的Power-Up Strapping設定....................52
4.1.3 頻率的設定......................................53
4.1.4 電壓的設定......................................55
4.1.4.1 CPU電壓(Vcore)電壓設計........................56
4.1.4.2 +OVDD電壓設計.................................56
4.1.4.3 2.5V電壓設計..................................57
4.1.4.4 3.3V Standby電壓設計..........................57
4.2 IBM PowerPC 750Fx設計線路.........................57
4.2.1 位址仲裁(Address Arbitration)訊號...............57
4.2.2 位址開始(Address Start)訊號.....................58
4.2.3 傳輸屬性(Transfer Attributes)訊號...............58
4.2.4 Address Bus.....................................58
4.2.5 位址終止(Address Termination)訊號...............58
4.2.6 資料仲裁(Data Arbitration)訊號..................58
4.2.7 資料傳輸(Data Transfer)訊號.....................59
4.2.8 資料終止(Data Termination)訊號..................59
4.2.9 中斷(Interrupt)訊號.............................59
4.2.10 Clock..........................................60
4.2.11 處理器的狀態/控制訊號..........................60
4.2.12 其他訊號.......................................60
4.3 北橋Articia S設計線路.............................60
4.3.1 CPU介面.........................................60
4.3.2 記憶體介面......................................61
4.3.3 AGP介面.........................................61
4.3.4 PCI介面.........................................61
4.3.5 RESET...........................................62
4.3.6 PMC MODULE......................................62
4.4 VT82C686B訊號的分析...............................63
4.4.1 PCI介面.........................................63
4.4.2 RTC I/F.........................................63
4.4.3 MISC CPU/Power Management.......................63
4.4.4 Ultra ATA,USB1.1,ISA BUS......................64
4.4.5 PCI Device設計..................................64
4.5 PowerPC主機板的電源訊號開機順序...................64
4.6 作業系統和應用程式的載入..........................65
4.7 主機板的設計注意事項與除錯心得....................66
4.7.1 CPU PowerPC 750Fx...............................67
4.7.2 Flash和NVRAM的BUS切換...........................68
4.7.3 Atricia S.......................................69
4.7.4 VT82C686B.......................................70
4.7.5 PSON訊號產生電路................................71
4.7.6 系統不穩定......................................71
第五章 兩種CPU架構比較..................................72
5.1 消耗功率(Power Consumption).......................72
5.1.1 LB300量測儀器的介紹與測量.......................72
5.1.2 CPU使用率量測...................................76
5.1.3 分析............................................76
5.2 HINT Benchmark....................................77
5.2.1 HINT Benchmark介紹..............................77
5.2.2 HINT的QUIPS的計算及所代表的意義.................77
5.2.3 VIA Eden與PowerPC 750Fx的HINT測試與比較.........80
5.2.4 分析............................................82
第六章 結論.............................................83
參考文獻................................................85
圖目
圖1.1 IBM PowerPC 750Fx RISC CPU設計方塊圖….……..………………3
圖1.2 VIA Eden CPU的系統架構….………………………………………7
圖1.3 管線式執行指令順序….……………...……......................................10
圖1.4 步驟所需時間不等…………………………………………………..11
圖1.5 超純量處理器的執行時間….……………...………………………..12
圗1.6 超純量處理器(含管線)的執行時間…………………...………..13
圗1.7 簡易型嵌入式系統….…………...…………………………………..13
圗1.8 複雜型嵌入式系統….…………………...…………………………..14
圗2.1 VIA Eden x86 CPU系統設計架構圖.……………………………..15
圖2.2 VIA Eden CPU實物照相.………………………………………….16
圖2.3 VT8606實物照相.………………………………………………….16
圖2.4 VT8606系統方塊圖….…………………………………………….17
圗2.5 VT82C686B系統方塊圖.………………...…………………………..18
圖2.6 VT82C686B實物照相….……………...……………………………..19
圖2.7 PowerPC系統設計圖….…………………………………………...20
圗2.8 PowerPC 750Fx實物照相….………………………………………21
圖2.9 Articia S實物照相….……………………………………...…………21
圖2.10 Articia S系統方塊圖….…………………………………………..22
圖3.1 VIA Eden CPU主機板設計方塊圖….…………………………….24
圖3.2 Eden主機板所有頻率與晶片的連接圖……………………………..26
圖3.3 ICS 9248-39的系統方塊圖….……………..………………………..27
圖3.4 Intel ATX接腳圖….……………...…………………………………..28
圖3.5 HIP6004E設計方塊圖….…………………………………………….29
圖3.6 VTT電壓設計電路….……………….………………………………29
圖3.7 2.5V電壓設計電路…………….…………………………………..30
圖3.8 3.3V Standby電壓設計電路….……………………………………30
圖3.9 CPU到北橋的設計電路…………….………………………………..32
圖3.10 GTL BUS參考準位線路設計………….………………………...34
圖3.11 CPU PLL鎖相迴路….…………………………..…………………35
圖3.12 PWRBTN#訊號設計線路….………….......……….………………44
圖3.13 RSMRST#訊號設計線路….……………………..……………….44
圖3.14 VIA Eden CPU系統的Power Sequence….………………………46
圖3.15 除錯卡….…………………………………….……………………..48
圖3.16 太克TD6154C示波器….……..…………….….…………………...48
圖3.17 TES-2201三用電錶………………….…….…………….………..49
圖3.18 神駒資訊股份有限公司的VIA Eden CPU主機板….…………....49
圖4.1 PowerPC主機板設計方塊圖….……………………………………..51
圖4.2 PowerPC主機板所有頻率與晶片的連接圖…………....…………...53
圖4.3 CY2210系統方塊圖…………...…………….…………….………...54
圖4.4 CY2304系統方塊圖……………………….……..……….………...55
圖4.5 CY2210和CY2304的電路設計方式………………………….……..55
圖4.6 CS5155系統方塊圖….…………….…………..………….………...56
圖4.7 +OVDD電壓設計電路………………………….…………….……..56
圖4.8 2.5V電壓設計電路….…………………….…………….…………57
圖4.9 3.3V Standby電壓設計電路….………….…….…….………………57
圖4.10 PowerPC 750Fx系統的Power Sequence….…………...…………...65
圖4.11 旭展電子股份有限公司的PowerPC 750Fx主機板………………..67
圖4.12 須Pull-up 5k ohm到OVdd(+2.5V)的CPU訊號….…………...…….67
圖4.13 JTAG Reset和Reset訊號的電路設計圖….…………...…………68
圖4.14 Flash與NVRAM的電路設計圖………………………………….69
圖4.15 Pull-up 4.7k ohm到3.3V的VT82C686B訊號……………….….70
圖4.16 Pull-up 4.7k ohm到3.3V Standby 的VT82C686B訊號……….70
圖4.17 PSON訊號產生電路設計圖….…………………….…………….71
圖5.1 儀器LB300….……………..……….…………….…………………..73
圖5.2 75安培限流器….…………………….…………….………………73
圖5.3 Eden主機板量測實圖….…………………….…………….………74
圖5.4 PowerPC主機板量測實圖….……………...……….………………..74
圖5.5 積分問題之描述….……………..……….…………….……………78
圖5.6 問題描述….………………..…….…………….…………….……...78
圖5.7 細分過程之描述….……………..……….…………….……………79
圖5.8 最後收歛圖….………………...…….…………….…………………80
圖5.9 INT整數型態….…………….……….…………….……………….81
圖5.10 Double浮點運算形態…………………….…………….…………..81
圖5.11 Float浮點運算式形態….…………………….…………………...82
表目
表1.1 PowerPC的中斷….………………………………..…………………..4
表3.1 VIA Eden CPU,VT8606和VT82C686B的封裝資料........................24
表3.2 VIA Eden CPU Power-Up Strapping設定….………………………..25
表3.3 VT8606 Power-Up Strapping設定………………………….……….25
表3.4 VT82C686B Power-Up Strapping設定….………………...………..25
表3.5 Eden主機板的頻率設定…………....…………….…………………26
表3.6 ICS 9248-39輸出頻率設定….…………………….…...…………...27
表3.7 Eden主機板的電壓設定….……………………….…………………28
表3.8 CPU到南橋的訊號….……………………….…………….………...34
表3.9 VIA Eden系統所有晶片的PCI位址….…………………………….46
表3.10 CPU電源所須使用的電容數………………………….…………..50
表4.1 Power PC 750Fx,Articia S 和VT82C686B的封裝資料................51
表4.2 Power PC 750Fx Power-Up Strapping設定………………………...52
表4.3 Articia S Power-Up Strapping設定….………………..…….………52
表4.4 VT82C686B Power-Up Strapping設定….…………………………..53
表4.5 PowerPC主機板的頻率設定….……………………….……………53
表4.6 設定輸出頻率的參數………………………….…………….………54
表4.7 PowerPC主機板的電壓設定….….…………...……….…………….55
表4.8 PowerPC 750Fx系統所有晶片的PCI位址….….…………………..64
表4.9 Flash與NVRAM的選擇方式….…………….………….…………..69
表5.1 CPU的功率比較….…………….……………….…………………...75
表5.2 北橋的功率比較….…………………….……….…………………...75
表5.3 南橋的功率比較….……….…………………….…………………...75
表5.4 開機時間與CPU使用率比較…………….……………….………...76
表6.1 產業優勢分析….………………...…….…………….………………83


參考文獻 【1】 馮育新,整合USB 之嵌入式系統設計,國立中正大學電機工程研究所 碩士論文 民92
【2】 Rui Wang and Shiyuan Yang,”The Design of a Rapid Prototype Platform for ARM Based Embedded System,” Proc IEEE, Vol. 50,No. 2, MAY 2004,pp. 01309457
【3】 IBM,IBM PowerPC 750FX RISC Microprocessor Datasheet,
June 9, 2003
【4】 IBM,PowerPC 750FX Power Supply Layout and Bypassing Application Note,December 5, 2003
【5】 Mai Logic,Articia S PowerPC System Controller Datasheet,December 2003
【6】 VIA,VIA Eden Embedded System Platform Processor Datasheet,April 19, 2005
【7】 VIA,Pro Savavge PN133T Chipset VT8606 “Twister” DataSheet,January 6, 2003
【8】 VIA,VT82C686B “Super South” South Bridge DataSheet,
March 2, 2002
【9】 VIA,VT8361 Apollo KLE133 Design Guide with VT82C686B South Bridge, June 22, 2001
【10】VIA,VT8606+VT8231 Design Guide,June 29,2001
【11】施威銘研究室著,Fedora Core1 Linux實務應用,民92
ISBN:957-442-041-8
【12】探矽工作室著,2002嵌入式系統開發聖經,2002
ISBN:986-7961-51-X
【13】Yellow Dog Linux OS,
http://www.yellodoglinux.com/
【14】VLC media player Introduction and Download
http://www.videolan.org/vlc/
【15】John L. Gustafson and Quinn O. Snell,”HINT:A New Way To Measure Computer Performance,”Ames Laboratory, U.S. DOE, Ames,Iowa 50011-3020
【16】周朝宜、黃國展、張西亞,"HINT Benchmark 介紹",高速計算世界,Vol. 7, No. 3, 1999年秋,pp.21-27
【17】Hint Introduction page
http://hint.byu.edu/
論文使用權限
  • 不同意紙本論文無償授權給館內讀者為學術之目的重製使用。
  • 不同意授權瀏覽/列印電子全文服務。


  • 若您有任何疑問,請與我們聯絡!
    圖書館: 請來電 (02)2621-5656 轉 2281 或 來信