淡江大學覺生紀念圖書館 (TKU Library)
進階搜尋


下載電子全文限經由淡江IP使用) 
系統識別號 U0002-0706201111261700
中文論文名稱 可調式電壓比較電路及可調式電壓檢測裝置
英文論文名稱 Adjustable Voltage Comparing Circuit And Adjustable Voltage Examining Module
校院名稱 淡江大學
系所名稱(中) 電機工程學系碩士在職專班
系所名稱(英) Department of Electrical Engineering
學年度 99
學期 2
出版年 100
研究生中文姓名 吳永裕
研究生英文姓名 Yung-Yu Wu
學號 798440029
學位類別 碩士
語文別 中文
口試日期 2011-05-24
論文頁數 65頁
口試委員 指導教授-李揚漢
委員-鄭國興
委員-曹恆偉
委員-楊維斌
委員-陳建中
委員-李揚漢
中文關鍵字 數位類比轉換器  比較  記憶  可調式  檢測 
英文關鍵字 DAC  Comparing  Memory  Adjustable  Examining 
學科別分類 學科別應用科學電機及電子
中文摘要 在這篇論文裡,我們提出一種可實施於數位測試機上的可調式電壓檢測裝置,這種檢測裝置可用來測量Analog Attenuator ICs的多個類比電壓輸出,特別可用於同步量測多個通道及多階類比電壓輸出,能實現更有效率的測試、快速的檢測出錯誤及降低生產成本。
這種檢測裝置的基本架構是採用數位類比轉換器(DAC)和比較器(Comparator),來實現具有類比數位轉換器(ADC)的量測功能,這種電路架構優點是易於擴充多通道的同步量測。檢測裝置是具有內建記憶體,我們可預先將量測電壓數值陣列,寫入儲存於記憶體中,來實現可調式電壓比較量測。
由模擬和實驗結果證明,可調式電壓比較(AVC)電路的量測時間是較短,每一次的量測時間只需要20µs,是傳統的PMU量測時間的千分之三,可調式電壓比較電路能提供更快速的量測方法,及易於應用的最佳測量工具。
英文摘要 In this paper, We present an adjustable voltage examining module that can be used to digital automatic test equipment (ATE). This examining module can be used to measure the analog voltage outputs of analog attenuator ICs. This can be measured synchronous for multi-channels and multi-steps analog output. It is implemented the high test effectively, fastest the defects found out and lower production cost.
This base structure of examining module implements the ADC measurement function using the DAC and the comparators. Advantage feature is extending easier to multi-channels with measure synchronous. This examining module includes the memory on itself. We can create the necessary voltage value array. This voltage value array can be written to memory. It is implemented the adjustable voltage comparing test.
Simulation and experimental results can be proved adjustable voltage comparing (AVC) circuit that has short test time. Each measurement time is taken 20 micro seconds. This test time is three-thousandth of traditional PMU test. This adjustable voltage comparing circuit can be provided one more fast test method and easy to be applied.
論文目次 目錄

致謝 •••••••••••••••••••••••••• I
中文摘要 •••••••••••••••••••••••• II
英文摘要 ••••••••••••••••••••.••• III
目錄 •••••••••••••••••••••••••• IV
圖目錄 •••••••••••••••••.••••••• VII
表目錄 ••••••••••••••••••••••••• IX
第一章 緒論
1.1 研究動機 •••••••••••......••••••• 1
1.2 本文內容 ••••••••••••••••••••• 3
第二章 ATE量測類型和文獻技術介紹
2.1 引言 ••••••••••••••••••••••• 4
2.2 PMU量測類型的工作原理 •••••••••••.••• 7
2.3 Digitizer量測類型的工作原理 ••••••••••• 12
2.4 列舉幾種類比電壓的量測電路來討論 ••••••.•• 16
2.4.1 使用ADC和DSP的量測電路 •••••••••• 19
2.4.2 使用SRS和Comparator的量測電路 ••.•••• 21
2.4.3 使用DAC和Comparator的量測電路 ••.•••• 23
2.4.4 使用Resister 和Comparator的量測電路 ••.••••• 25
第三章 AVC的工作原理和介紹
3.1 引言 •••••••.••••••••••••••• 26
3.2 AVC的基本架構 ••••••••.••••••••••• 29
3.3 預先寫入模式 •••••••••••.••••••• 33
3.4 資料讀取模式 •••••••••••••••••••• 35
第四章 AVC量測電路設計和實驗結果
4.1 引言 •••••••••••••••••••••••• 38
4.2 訂定特性規格 •••••••••••••••••••• 39
4.3 演算法則 ••••••••••••••••••••••••••• 41
4.4 時序控制方法 •••••••••••••••••••• 47
4.5 電路之實現 •••••••.•••••••••••• 51
4.6 實驗結果分析 •••...•••••••••••••• 56
第五章 結論
5.1 總結 •••••••••.••••••••••••• 62
5.2 未來展望 ••••......••••••••••••••• 63
參考文獻 •••••....••••••••••••••••• 64
圖目錄
圖 2.1: PMU Block Diagram 表示圖 •••••••••••• 9
圖 2.2: PMU Test Flow 表示圖 •••••••••••••• 10
圖 2.3: PMU Test Sequence 表示圖 •••••••••••• 11
圖 2.4: VERIGY Waveform Digitizer 表示圖 •••••••• 13
圖 2.5: Digitizer量測電路應用於傳統ATE ••••••••• 14
圖 2.6: BIST test scheme with DSP ••••••••••• 18
圖 2.7: BIST scheme for test of DAC and ADC •••••• 19
圖 2.8: Test scheme with ADC and DSP ••••••••• 20
圖 2.9: (A) SRS Circuit Block (B) SRS Output Waveform • 21
圖 2.10: Block diagram of capacitor ratio measurement structure ••••••••••••••••••••••• 22
圖 2.11: Test scheme with DAC and Comparator ••••• 23
圖 2.12: Test scheme with comparator and voltage divider •••••••••••••••••••••••• 25
圖 3.1: AVC Test Flow表示圖 •••••••••••••••••••••••••• 27
圖 3.2: AVC Test Sequence表示圖 •••••••••••••••••••••••••• 28
圖 3.3: AVC的Comparator Structures表示圖 ••••••• 29
圖 3.4: AVC的基本架構 ••••••••••••••••• 30
圖 3.5: AVC Write Mode •••••••••••••••• 33
圖 3.6: AVC Read Mode ••••••••••••••••• 35
圖 3.7: AVC的同步比較量測方法 ••••••••••••• 37
圖 4.1: 預先寫入流程圖 ••••••••••••••••• 41
圖 4.2: Simulator Of ICs Whole Step •••••••••• 46
圖 4.3: Timing Of Write Mode ••••••••••••• 47
圖 4.4: 資料讀取流程圖 •••••••••••••••• 48
圖 4.5: AVC Measurement Timing •••••••••••••••••••••••• 49
圖 4.6: Timing Of AVC Read Mode •••••••••••• 50
圖 4.7: AVC Test Module的實施例 •••••••••••• 53
圖 4.8: Calibration of DAC of AVC Test Module ••••• 54
圖 4.9: AVC 應用於Digital ATE上 •••••••••••• 55
圖 4.10: AVC的量測動作方式 ••••••••••••••• 57
圖 4.11: Operating Time Of ICs Whole Step ••••••• 58
圖 4.12: Operating Time Of PMU Measurement •••••••59
圖 4.13: Operating Time Of AVC Measurement •••••••60
表目錄
表 2.1: 國內ATE測試特性比較表 •••••••••••••• 4
表 4.1: Attenuator Voltage Table •••••••••••• 45
表 5.1: Performance Of AVC Measurement ••••••••• 61
參考文獻 [1] J. Wei and V. D. Agrawal, “Built-in Self-Calibration of On-chip DAC and ADC,” IEEE international Test Conf., Santa Clara, CA, Oct. 28-30, 2008, pp. 1-10.
[2] S. Saggini, P. Mattavelli, M. Ghioni and M. Redaelli, “Mixed-Signal Voltage-Mode Control for DC-DC Converters With Inherent Analog Derivative Action,” IEEE Trans. Power Electron., vol. 23, no. 2, May 2008, pp. 1485-1493.
[3] Yun-Che Wen, “Test Scheme for Switched-Capacitor Circuits by Digital Analyses,” IEEE DDECS international symposium, Liberec, Czech Republic, April 15-17, 2009, pp. 132-135.
[4] Credence corp., VisualATE Application Training Student Guide, Dec. 2007.
[5] VERIGY corp., Mixed-Signal Programming Manuals, 2008.
[6] Y. Y. Wu, H. W. Chen and C. Y. Teng, “Circuit Testing Apparatus,” R.O.C. Patent, No. M317575, Aug. 2007.
[7] E.S. Erdogan and S. Ozev, “An ADC-BIST Scheme Using Sequential Code Analysis,” IEEE Automation & Test in Europe Conf., Nice, April 16-20, 2007, pp. 1-6.
[8] H. Tan and Y. Sun, “Design of a Configurable System-on-Chip for Audio Application,” IEEE ASICON conf., Guilin, Oct. 22-25, 2007, pp. 740-743.
[9] B. Provost and E. Sanchez-Sinencio, “On-chip ramp generators for mixed-signal BIST and ADC self-test,” IEEE Journal of Solid-State Circuits, Vol. 38, NO. 2, Feb. 2003, pp. 263-273.
[10] R. Duarte, J. Paisana, M. Santos and F. Lima, “Adjustable low comsumption circuit for monitorization of power source voltage in a SoC,” IEEE Asia Pacific Conf., Macao, Nov. 30 - Dec. 3, 2008, pp. 376-379.
論文使用權限
  • 同意紙本無償授權給館內讀者為學術之目的重製使用,於2016-06-08公開。
  • 同意授權瀏覽/列印電子全文服務,於2016-06-08起公開。


  • 若您有任何疑問,請與我們聯絡!
    圖書館: 請來電 (02)2621-5656 轉 2281 或 來信