矽通孔的製作是目前三維晶片製程中的關鍵技術，本研究主要是利用旋轉盤電極電化學技術預測矽通孔的鍍銅程序。實驗上，控制旋轉盤電極的轉速以產生不同邊界層厚度來代表孔洞表面、孔洞淺處、孔洞深處的鍍銅情形，並利用極化曲線與交流阻抗分析等方法，探討溫度、鍍液組成、超音波震盪等對銅沉積行為的影響。實驗結果發現，適當的銅離子濃度或硫酸濃度較有利於底填鍍銅；具抑制鍍銅作用的中聚乙二醇(PEG)和具促進鍍銅作用的聚二硫二丙烷磺酸鈉(SPS)均會吸附在電極表面，其中PEG的吸附作用對邊界層較厚的表面，吸附效果差，但是SPS則無對邊界層厚度的敏感性。另外，溫度升高或輔以超音波震盪並無法促進底填鍍銅的效果，反而會使添加劑不易吸附於表面，而造成孔洞產生。最後，以本系統研究預浸泡和鍍液壽命對鍍銅的影響，發現預浸泡的時間增加或鍍液久置均對矽通孔鍍銅的填孔能力有不利的影響。

Copper electrodeposition in through silicon via (TSV) is the key technology for the development of three-dimensional integrated circuits. This study uses rotating disk electrode (RDE) to predict the copper electrodeposition in TSV. For this experiment, potentiodynamic scans and impedance plots of RDE are applied to simulate the different mass-transfer environments within the via, and the effects of temperature, the composition of plating bath, and ultrasonic agitation etc. on copper electrodeposition are investigated. The experimental results indicate that only at the optimum concentrations of Cu2+and sulfuric acid would be helpful for bottom-up filling. The organic additives would adsorb on the electrode surface. The adsorption of polyethylene glycol decreased with the thickness of boundary layer increasing, but bis(3-sulfopropyl) disulfide was not sensitive to the boundary layer. In addition, the increased temperature or the application of ultrasonic agitation destroyed the adsorption of the organic additives and would be unfavorable to TSV filling. The experimental results about the predip time and bath life show the increased predip time would not improve TSV filling and the bath would decay to weaken the action of the additives on TSV filling.

目錄	III
圖表目錄	IV
第一章 緒論	1
1-1三維晶片簡介	1
1-2三維晶片技術的發展	5
1-3研究目的	7
第二章 文獻回顧	8
2-1銅鍍液的類型	8
2-2深孔鍍銅技術	10
2-3旋轉電極於深孔鍍銅的應用	12
第三章 基本原理	13
3-1旋轉圓盤電極	13
3-2填充能力的指標	14
3-3電極動力學	14
3-4極化原理	15
3-5交流阻抗分析原理	17
第四章 實驗設備與方法	22
4-1儀器設備與藥品	22
4-2實驗系統與方法	23
第五章 結果與討論	25
5-1基本鍍液的電鍍特性效應	25
5-2銅離子濃度效應	29
5-3添加劑效應	37
5-4硫酸濃度效應	48
5-5溫度效應	56
5-6其他因素的影響	68
第六章 結論	72
參考文獻	73

圖表目錄
圖1-1 3D-IC市場趨勢	3
圖1-2 2D-IC與3D-IC之架構差異	3
圖1-3 3D-TSV技術應用預測時程	4
圖1-4 3D-IC技術產品應用發展趨勢	4
圖1-5 3D- IC技術堆疊20層晶片架構	6
圖1-6堆疊式記憶體	7
圖1-7矽通孔製作流程圖	7
圖2-1不同酸濃度下銅離子濃度與銅沉積速率的關係	9
圖3-1不可逆電極反應之能量關係	15
圖3-2完整的i-E曲線	17
圖3-3典型的電阻元件	20
圖3-4等效電路示意圖	21
圖5-1基本鍍液中所測得的極化曲線圖	25
圖5-2基本鍍液中極限電流對轉速平方根作圖	26
圖5-3基本鍍液中的填充能力圖	27
圖5-4基本鍍液中的交流阻抗圖	28
圖5-5不同銅離子濃度的極化曲線	29
圖5-6不同銅離子濃度的極化曲線	30
圖5-7不同銅離子濃度的極化曲線	32
圖5-8不同銅離子濃度的填充能力圖	34
圖5-9不同銅離子濃度的填充能力圖	34
圖5-10不同銅離子濃度的填充能力圖	35
圖5-11不同銅離子濃度中的交流阻抗圖	36
圖5-12添加PEG的極化曲線圖	37
圖5-13添加PEG的交流阻抗圖	39
圖5-14添加PEG的填充能力圖	40
圖5-15添加SPS的極化曲線圖	41
圖5-16添加SPS對銅電極極化曲線的影響	42
圖5-17添加SPS的交流阻抗圖	43
圖5-18添加SPS對銅電極交流阻抗圖的影響	44
圖5-19添加SPS的填充能力圖	45
圖5-20添加PEG和SPS的極化曲線圖	46
圖5-21添加PEG和SPS的交流阻抗圖	47
圖5-22添加PEG和SPS的填充能力圖	48
圖5-23不同硫酸濃度的極化曲線	49
圖5-24不同硫酸濃度的極化曲線	50
圖5-25不同硫酸濃度的極化曲線	51
圖5-26不同硫酸濃度的填充能力圖	53
圖5-27不同硫酸濃度的填充能力圖	53
圖5-28不同硫酸濃度的填充能力圖	54
圖5-29不同硫酸濃度的交流阻抗圖	55
圖5-30不同硫酸濃度的交流阻抗圖	55
圖5-31不同硫酸濃度的交流阻抗圖	55
圖5-32不同溫度的極化曲線圖	57
圖5-33不同電位的動力學關係	59
圖5-34不同銅離子濃度於不同溫度的極化曲線圖	61
圖5-35不同銅離子濃度於不同溫度的極化曲線圖	62
圖5-36不同銅離子濃度於不同溫度的極化曲線圖	63
圖5-37不同硫酸濃度於不同溫度的極化曲線圖	65
圖5-38不同硫酸濃度於不同溫度的極化曲線圖	66
圖5-39不同硫酸濃度於不同溫度的極化曲線圖	67
圖5-40不同溫度下加入超音波震盪的極化曲線圖	69
圖5-41電極預浸泡於鍍液中不同時間的極化曲線圖	70
圖5-42鍍銅液靜置於不同天數的極化曲線圖	71

表2-1 TSV銅鍍液之不同陽極種類比較	10

Bard, A. J., and Faulkner, L. R., “Electrochemical Methods-Fundamentals and Applications,” John Wiley and Sons, 1980, pp. 291.

Barkey, D. P., Callahan, J., Keigler, A., Liu, Z., Ruff, A., Trezza, J., Wu, B., “Reaction Engineering of Through-Chip Via Filling for Wafer-Level 3D Packaging,”  Electronic Components and Technology Conference, 2007, Proceedings 57th, pp.  638-642.

Beica, R., Sharbono, C., Ritzdorf, T., Semitool, Inc., “Through Silicon Via Copper Electrodeposition for 3D Integration,” Electronic Components and Technology Conference, 2008, Proceedings 58th, pp. 577-583.

Bonou, L., Eyraud, M., Denoyel, R.,andMassiani, Y.,“Influence of additives on Cu electrodeposition mechanisms in acid solution: direct current study supported by non-electrochemical measurements” Electrochim. Acta ., 2002,47(26),pp.4139-4148.

Chen, Q., Wang, Z., Cai, J., Liu, L., “The influence of ultrasonic agitation on copper electroplating of blind-vias for SOI three-dimensional integration,” Microelectronic Engineering, 2010, 87(3), pp. 527-531.

Cho, S. T., “Direct-Energy Plating: A New Electrodeposition Process for Interconnects,” Semiconductor International, 2008.

Dow, W. P., Liu, C. W., “ Evaluating the Filling Performance of a Copper Plating Formula Using a Simple Galvanostat Method,” Journal of the Electrochemical Society, 2006, 153(3), pp. C190-C194.

Frank,A.,and Bard,A.J., “The Decomposition of the Sulfonate Additive Sulfopropyl Sulfonate in Acid Copper Electroplating Chemistries” J. Electrochem. Soc.,2003,150(4),pp.C244-C250.

Geoffrey Prentice., “electrochemical engineering principles,” Prentice-Hall, 1991, pp. 188.

Gu, C., Xu, H., Zhang, T. Y., “Fabrication of high aspect ratio through-wafer copper interconnects by reverse pulse electroplating,” Journal of Micromechanics and Microengineering, 2009, 19(6), pp. 065011.

Healy,J.P.,and Pletcher,D.,“The Chemistry of Additive in an Acid Copper Electroplating Bath Part II. The Instability of 4, 5-dithioctane-1,8-disluphonic acid in the Both on Circuit” J.Electroanal.Chem., 1992,338,pp. 167-177.

Healy,J.P.,and Pletcher,D.,“The Chemistry of Additive in an Acid Copper Electroplating Bath Part III. The Mechanism of Brightening 4,5-dithioctane- 1,8-disluphonic acid in the Both on Circuit”J.Electroanal.Chem.,1992,338 ,pp179-187.

Jang, D. M., Ryu, C., Lee, K. Y., Cho, B. H., Kim, J., Oh, T. S., Lee, W. J., Yu, J., “Development and Evaluation of 3-D SiP with Vertically Interconnected Through Silicon Vias (TSV),” Electronic Components and Technology Conference, 2007,  Proceedings 57th, pp. 847-852.

Jiri, Koryta. and Jiri, Dvorak., “Principles of Electrochemistry,” John Wiley&Sons, 1987, pp. 141-143 (a).pp. 275 (b).

Jorne, J., Tran, A. M., “Additive-Free Electroplating of Copper in High-Aspect-Ratio Trenches,” Interconnect Technology Conference 2001 Proceedings of the IEEE 2001 International, 2001, pp. 27-29.

Kondo, K., Yonezawa, T., Mikami, D., Okubo, T., Taguchi, Y., Takahashi, K.,  Barkey, D. P., “High-Aspect-Ratio Copper-Via-Filling for Three-Dimensional Chip Stacking,” Journal of the Electrochemical Society, 2005, 152(11), pp. H173-H177.

Kutchoukov, V. G., Shikida, M., Mollinger, J. R., Bossche, A., “ Through-wafer interconnect technology for silicon,” Journal of Micromechanics and Microengineering, 2004, 14(7), pp. 1029-1036.

Kelly, J. J.and West, A. C., “Copper Deposition in the Presence of Polyethylene Glycol” J.Electrochem. Soc., 1998, 145(10),pp.3472-3476.

Kim, J. J., Kim, S. K., Kim, Y. S.,“Catalystic behavior of 3-mercapto-1-propance Sulfonic Acid on Cu Electrodeposition and its Effect on Cu Film Properties for CMOS Device Metllization” J.Electroanal.Chem., 2003,542,pp.61-66.
Lin, C. W., Yang, H. A., Wang, W. C., Fang, W., “Implementation of three-dimensional SOI-MEMS wafer-level packaging using through-wafer interconnections,” Journal of Micromechanics and Microengineering, 2007, 17(6), pp. 1200-1205.

Lin,K.C.,Shieh,J.M.,Chang,S.C.,Dai,B.T.,Chen,C.F.andFeng,M.S.,“Electroplating Copper in Sub-100nm Gaps by Additives with Low Consumption and Diffusion Ability” J. Vac. Sci. Technol.,2002,20(3),pp.940-945.

Nguyen, N. T., Boellaard, E., Pham, N. P., Kutchoukov, V. G., Craciun, G., Sarro, P. M., “Through-wafer copper electroplating for three-dimensional interconnects,” Journal of Micromechanics and Microengineering, 2002, 12(4), pp. 395-399.

Tsia, T. H., Huang, J. H., “Electrochemical investigations for copper electrodeposition of through-silicon via,” Microelectronic Engineering, 2010, 88(2), pp. 195-199.

Tsia, T. H., Huang, J. H., “Copper electrodeposition in a through-silicon via evaluated by rotating disc electrode techniques,” Journal of Micromechanics and Microengineering, 2010, 20(11), pp.115023.

Yokoi, M., Konishi, S., and Hayashi, T., “Adsorption Behavior of Polyoxyethyleneglycole on the Copper Surface in an Acid Copper Sulfate Bath” Denki Kagaku, 1984,52(4),pp. 218-223.

唐經洲，張嘉華和吳展良，“從2D SOC 看3DIC設計(II)”，滄海書局，2010。

唐經洲，“為何需要3D IC ?”，封裝技術專輯，14卷，12期，p. 99，2008。

覃奇賢、郭鶴桐、劉淑蘭和張宏祥，“電鍍原理與工藝”，天津科學技術出版，第2版，1993。

郭子熒，“3D IC技術簡介與其發展現況”，封裝技術專輯 ，14卷，12期，pp. 177，2008。

顧逸霞，“3DIC檢測技術”，化工資訊與商情，79期，pp. 47，2010。

工業技術研究院，“3DIC之半導體製程技術評估報告”。

洪奇成、李文熙、胡邵喻和王英郎，利用質譜儀探討在銅電鍍槽中之Bis-(3-
sodiumsulfopropyl disulfide)(SPS)聚二硫二丙烷磺酸鈉分解，成大研發快訊，第五卷，第八期，2008，pp.4。

胡啟章，“電化學原理與方法(二版) ”，五南圖書出版，2011，pp. 132。

黃鯤鵬，“以交流阻抗分析法量測高方向性氧化鋅奈米柱陣列電性之研究”，成功大學，2006。

黃瑞雄和陳裕華，“銅電鍍製程於矽通孔之應用”，化工技術，18卷，2期，pp. 115，2010。

張香鈜，“3DIC之趨勢—產品應用與全球市場規模”，電光先鋒，3D SiP專輯，pp. 4，2008。

張嘉樺和唐經洲，“3D IC 應用市場核心技術TSV的概況與未來”，工研院系統晶片科技中心3D IC系列(5)，pp. 48，2009。

蘇勇誌，“平整劑與加速劑在印刷電路板製程中對填孔電鍍的影響”，雲林科技大學，2003。

楊峻杰，電解銅箔添加劑效應之研究，台灣大學，2000。

吳浩青和李永舫，“電化學動力學”，成陽出版社，2001，pp. 166。

王舜民，徐惇穎和徐一峰，“3DIC的特色與技術發展趨勢”，工業材料雜誌，274期，2009。