淡江大學覺生紀念圖書館 (TKU Library)
進階搜尋


下載電子全文限經由淡江IP使用) 
系統識別號 U0002-0607201311023200
中文論文名稱 應用於Coarse-Fine時間數位轉換器之增益可調時間放大器
英文論文名稱 Design of Gain-Adjustable Time Amplifier for Coarse-Fine Time-to-Digital Converters in 0.18 μm CMOS Process
校院名稱 淡江大學
系所名稱(中) 電機工程學系碩士班
系所名稱(英) Department of Electrical Engineering
學年度 101
學期 2
出版年 102
研究生中文姓名 林盛凱
研究生英文姓名 Sheng-Kai Lin
電子信箱 kenny-0311@hotmail.com
學號 600450307
學位類別 碩士
語文別 中文
口試日期 2013-06-19
論文頁數 66頁
口試委員 指導教授-施鴻源
委員-江正雄
委員-郭建男
中文關鍵字 時間放大器  時間至數位轉換器  增益可調 
英文關鍵字 Time amplifier  time-to-digital converter  gain-adjustable 
學科別分類 學科別應用科學電機及電子
中文摘要 隨著科技的發展進步,各種微型化的產品越來越小;越來越快。電晶體的操作速度越來越快,隨之而來的問題,電晶體的操作電壓卻越來越低。使得要在低電壓域(Voltage Domain)設計電路變得越來越難。尤其是在類比電路的設計上,要達到高解析度變得十分困難。反之,由於電晶體的操作速度越來越快,因此在時間域(Time domain)上處理訊號可達到的解析度越來越高。

近幾年時間數位轉換器(Time-to-digital converters, TDCs)被廣泛的使用於量測特定的事件間的時間差量,如射頻全數位頻率合成器、晶片抖動量測、單分子螢光光譜、螢光影像和雷射顯微掃描如。在高速情況下,時脈的量測,資料的傳輸及接收,在傳輸過程中雜訊之干擾問題,是很重要的問題。

此篇論文使用不同以往於數位TA的架構,提出一個類比式的時間放大器架構,在0.18um製程下實現精確並可調整的放大倍率。將此TA架構應用於Coarse-Fine TDC中,將大大提升電路的解析度。
英文摘要 With the improvement of technology, electronic products are miniaturized and are getting faster. Operating speed of transistors is getting faster and faster, with the problem, the operating voltage of the transistor is getting low. Low operating voltage results in difficulty of processing signals with high resolution in voltage domain, especially for analog circuits. On the contrary, transistors featured high speed can process signals with high resolution in time domain.

In recent years, TDCs used for detecting time interval of specific events are widely applied in many fields such like all digital PLL, chip’s jitter, single molecule fluorescence spectroscopy, fluorescence imaging and laser scanning microscopy. In high speed situation, there have some very important issues about clock measurements; the data transmission and reception and the noise interference problems.

This paper proposes an analog-implemented TA architecture which is different from the past works used a digital architecture of TA to achieve a large and precise time difference amplifying. With applied in a coarse-fine TDC, resolution of the TDC can be greatly enhanced.
論文目次 中文摘要 I
英文摘要 II
內文目錄 III
圖目錄 VI
表目錄 IX

第一章 緒論 1
1.1 研究背景 1
1.2 研究動機 1
1.3 論文架構 2

第二章 時間至數位轉換器的原理與分析 3
2.1 類比式時間數位轉換器 3
2.1.1時間轉換電壓之時間數位轉換器 3
2.1.2雙斜率之時間數位轉換器 4
2.2 數位式時間數位轉換器 6
2.2.1延遲線之時間數位轉換器 6
2.2.2脈衝縮減延遲之時間數位轉換器 7
2.2.3游標尺延遲線之時間數位轉換器 10
2.3 Coarse-Fine時間數位轉換器 12

第三章 時間放大器 19
3.1 數位式時間放大器 19
3.2 增益可調式時間放大器 23

第四章 時間放大器電路設計與模擬 29
4.1 D型正反器 29
4.2 相位偵測器 31
4.2.1相位偵測器模擬結果 35
4.3 充電泵 36
4.4 斜率產生器 39
4.5 比較器 40
4.5.1史密特電路 40
4.5.2放大器電路 43
4.6 雜訊分析 44
4.7 電路模擬結果 48
4.8 時間放大器電路佈局 54

第五章 晶片量測 55
5.1 量測方式 55
5.2 量測結果 56
第六章 結論與未來展望 63

參考文獻 64

圖目錄

圖2.1時間轉換電壓之時間數位轉換器 3
圖2.2雙斜率時間轉換電壓之時間數位轉換器 4
圖2.3雙斜率時間數位轉換器時序圖 5
圖2.4延遲線之時間數位轉換器 6
圖2.5脈衝縮減延遲元件 8
圖2.6脈衝縮減延遲元件的延遲鎖相迴路 9
圖2.7脈衝縮減延遲元件延遲鎖相迴路 10
圖2.8游標尺延遲線 10
圖2.9運用於鎖相迴路之游標尺延遲線 11
圖2.10鎖相迴路(類比/數位) 13
圖2.11 Coarse Fine 頻率合成器 13
圖2.12 Pipeline Coarse Fine 時間數位轉換器 14
圖2.13 Coarse TDC之Delay Unit 15
圖2.14 Coarse TDC之操作方式 16
圖2.15產生REF2’之Determination Unit 17
圖2.16產生HCK2’之Determination Unit 18
圖3.1利用SR Latch所設計之時間放大器 20
圖3.2時間放大器之輸入輸出轉換曲線 20
圖3.3時間放大器架構圖 22
圖3.4時間放大器輸入對輸出圖 22
圖3.5增益可調之時間放大器 24
圖3.6增益可調之時間放大器之操作方式 25
圖3.7延遲電路 25
圖3.8時間放大器之時序圖 26
圖3.9調整增益之時間放大器時序圖(CP) 27
圖3.10調整增益之時間放大器時序圖(Ramp) 28
圖4.1 Yuan/Svensson's D-flip-flop 30
圖4.2 D-flip-flop模擬圖 30
圖4.3 PFD基本操作原理 31
圖4.4禁止區(Dead Zone) 32
圖4.5相位偵測器(PFD) 32
圖4.6 PFD時序圖 33
圖4.7相位偵測器電路圖 34
圖4.8相位偵測器(HCK領先REF時) 35
圖4.9相位偵測器(HCK落後REF時) 35
圖4.10相位偵測器(HCK與REF同相位時) 35
圖4.11電流式充電泵 36
圖4.12充電泵充電狀態 37
圖4.13充電泵放電狀態 37
圖4.14輸入訊號對充電泵輸出圖 38
圖4.15斜率產生器 39
圖4.16斜率產生器波形圖 39
圖4.17基本史密特電路 40
圖4.18基本史密特電路 41
圖4.19史密特電路圖 42
圖4.20轉換特性曲線 42
圖4.21放大器電路圖 43
圖4.22放大器電路模擬圖 43
圖4.23斜率產生器雜訊 45
圖4.24雜訊對輸出影響 46
圖4.25放大器雜訊模擬圖 47
圖4.26相位偵測器與充電泵雜訊模擬圖 48
圖4.27調整充電泵值模擬圖 49
圖4.28充電泵模擬圖 49
圖4.29調整Ramp的斜率模擬圖 50
圖4.30充電泵模擬圖 50
圖4.31(a)間隔為132.81ps (b)輸出11.39ns (ff, 0度C) 51
圖4.32(a)間隔為164.59ps (b)輸出14.01ns (tt, 25度C) 51
圖4.33(a)間隔為218.65ps (b)輸出18.54ns (ss, 75度C) 52
圖4.34輸入時間對輸出圖 53
圖4.35 Layout相對位置圖 54
圖4.36電路佈局圖 54
圖5.1輸入訊號匹之配量測示意圖 55
圖5.2震盪器量測圖 56
圖5.3調整充電泵電流量測圖(5uA) 57
圖5.4調整充電泵電流量測圖(10uA) 57
圖5.5調整充電泵電流量測圖(20.8uA) 58
圖5.6調整充電泵電流量測圖(41.6uA) 59
圖5.7調整充電泵量測圖 59
圖5.8 Jitter量測圖 60
圖5.9晶片微影照相 61
圖5.10 PCB照相 62

表目錄

表4.1放大器量測參數表 44
表4.2放大倍率(Av)表 52
表4.3輸出規格表 52
表4.4文獻比較表 53
表5.1量測結果 62
參考文獻 [1]M. Crotti, I. Rech and M. Ghioni, “Four Channel, 40 ps Resolution, Fully Integrated Time-to-Amplitude Converter for Time-Resolved Photon Counting,” IEEE Journal of Solid-State Circuits, vol. 47, no. 3, pp. 699-708, Mar. 2012.
[2]M. Lee and A. Abidi, “A 9 b, 1.25 ps Resolution Coarse–Fine Time-to-Digital Converter in 90 nm CMOS that Amplifies a Time Residue,” IEEE Journal of Solid-State Circuits, vol. 43, No. 4, pp. 769-777, April 2008.
[3]P. Dudek, S. Szczepan’ski, and John V. Hatfield, “A High-Resolution CMOS Time-to-Digital Converter Utilizing a Vernier Delay Line,” IEEE Journal of Solid-State Circuits, vol. 35, No. 2, pp. 240-247, Feb. 2000.
[4]S.-K. Lee, Y.-H. Seo, H.-J. Park and J.-Y. Sim, “A 1 GHz ADPLL with a 1.25 ps minimum-resolution sub-exponent TDC in 0.18 um CMOS,” IEEE Journal of Solid-State Circuits, vol. 45, no. 12, pp. 2874–2881, Dec. 2010.
[5]E. R.-Ruotsalainen, T. Rahkonen and J. Kostamovaara, “A Time Digitizer with Interpolation Based on Time-to-Voltage Conversion,” in Proc. 40th Midwest Symposium on circuits and Systems, vol. 1, pp. 197-200, Aug. 1997.
[6]E. R.-Ruotsalainen, T. Rahkonen and J. Kostamovaara, “An Integrated Time-to-Digital Converter with 30-ps Single-Shot Precision,” IEEE Journal of Solid-State Circuits, vol. 35, no. 10, pp. 1507–1510, Oct. 2000.
[7]P. Chen, S.-I. Liu and J. Wu, “A low power high accuracy CMOS time-to-digital converter” in Proc. IEEE International Symposium on circuits and Systems, vol. 1, pp. 9-12, Jun. 1997.
[8]C.-M. Hsu, M. Z. Straayer and M. H. Perrott, " A low-noise wide-BW 3.6 GHz digital ΔΣ fractional-N frequency synthesizer with a noise-shaping time-to-digital converter and quantization noise cancellation," IEEE Journal of Solid-State Circuits, vol. 43, no. 12, pp. 2776–2786, Dec. 2008.
[9]C.-S. Hwang, P. Chen and H.-W. Tsao, “A high-precision time-to-digital converter using a two-level conversion scheme,” IEEE Trans. on Nuclear Science, vol. 51, no. 4, pp. 1349–1352, Aug. 2004.
[10]H.-K. Chiu, H.-Y. Shih, C.-B. Chen and T.-C. Chueh, “Pipeline time-to-digital converter,” U.S. Patent no. 7,928,888.
[11]Y.-H. Seo, J.-S. Kim, H.-J. Park and J.-Y. Sim “A 1.25 ps Resolution 8b Cyclic TDC in 0.13 um CMOS,” IEEE Journal of Solid-State Circuits, vol. 47, no. 3, pp. 736–743, Mar. 2012.
[12]S.-H. Yang, C.-H. Lee and K.-R. Cho, “A CMOS dual-modulus prescaler based on a new charge sharing free D-flip-flop,” in Proc. 14th IEEE International ASIC/SOC Conference, pp. 276-280, 2001.
[13]J. Yuan and C. Svensson, “High-speed CMOS circuit technique,” IEEE Journal of Solid-State Circuits, vol. 24, no. 1, pp. 62–70, Feb. 1989.
[14]S. Naraghi, M. Courcy and M. P. Flynn, “A 9-bit, 14 uW and 0.06 mm2 Pulse Position Modulation ADC in 90 nm Digital CMOS,” IEEE Journal of Solid-State Circuits, vol. 45, no. 9, pp. 1870–1880, Sept. 2010.
[15]A.M. Abas, A. Bystrov, D.J. Kinniment, O.V. Maevsky, G . Russell and A.V. Yakovlev, “Time Difference Amplifier,” IET Electronics Letters, vol. 38, no. 23, pp. 1437-1438, Nov. 2002.
[16]T. Nakura, S. Mandai, M. Ikeda, and K. Asada, ” Time Difference Amplifier using Closed-Loop Gain Control,” Digest of Symposium on VLSI Circuits, pp. 208-209, June 2009.
[17]B. Razavi, Design of analog CMOS Integrated Circuits, International Edition, McGraw 2001.
[18]劉深淵、楊清淵。 鎖相迴路。 Taiwan:滄海書局, 2006。
[19]C.-C. Liao, A Phase-Locked Loop with Multi-Frequency Outputs by Using New Interpolator Circuit, Master Thesis, Tamkang University.
[20]G.-H. Li, A Two Level Vernier Delay Line Time-to-Digital Converter, Master Thesis, Tsinghua University.
論文使用權限
  • 同意紙本無償授權給館內讀者為學術之目的重製使用,於2013-07-15公開。
  • 同意授權瀏覽/列印電子全文服務,於2013-07-15起公開。


  • 若您有任何疑問,請與我們聯絡!
    圖書館: 請來電 (02)2621-5656 轉 2281 或 來信